|
T-플립플롭을 이용하여 동기식 가산 카운터를 만들 수 있다는 것을 알게 되었다. 1. 목적 ……………………………………… 3P
2. 서론 ……………………………………… 3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……
|
|
|
가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실험 내용
6. 실험 결과
7. 연습 문제
|
|
|
실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로도의 측정 결과
- 클럭의 에지 구성
- 0V와 floating의 차이
|
|
|
결과를 알 수 없음을 확인할 수 있었다. 또 결과 레포트를 작성하면서 SR플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용
|
|
|
결과는 다음 표와 같다.
J
K
Q
bar{Q}
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
1
표 3. JK Flip-flop 진리표
5. 고찰
기본적인 기억소자인 SR 플립플롭과 이것을 개량한 JK 플립플롭을 구성해 보았다. 플립플롭의 종류는 이외에도 여러 종류가 있으나, 이번 실험에서는 NAND
|
|
|
플립플롭을 이용하여 [그림 7-2(b)]의 십진 카운터를 결선하라.
<표 7-2>와 같은 동작이 이루어지는지를 확인하라.
J-K 플립플롭을 이용하여 [그림 7-3]과 같은 동기식 이진 가감산 카운터를 결선하고 동작을 확인하라.
실험 결과
십진값
카운
|
|
|
실험의 결과를 따라 가는 것으로 (1)의 실험에서 클럭이 변하는 시간의 차이에 따라 값이 달라지는 것으로 생각해 보았다. 하지만 D-플립플롭의 기능을 따라 값의 변화가 분명했기 때문에 더는 신경 쓰지 않았다.
마지막 실험은 JK-플립플롭의
|
|
|
결과는 JK플립플롭에서 같은 입력이 들어가는 경우와 같았다. 먼저 PRE와 CLR 신호 작동을 확인하고 T신호에 따른 작동을 확인한 결과 JK로 11신호가 들어가는 경우, 즉 T가 1인 경우 값이 반전되는 것을 확인할 수 있었다.
7.Analysis
이번 실험은 기
|
|
|
JK 플립플롭 또는 T플립플롭을 사용하여 구성하며, JK 플립플롭을 사용하는 경우는 모든J입력과 K입력을 논리 1로 하고, T플립플롭을 사용하는 경우는 T입력을 논리 1로 하여 토글 상태가 되도록 한다.
2ㅣ비트 비동기 2진 카운터에서는 [그림 1(a)
|
|
|
플립플롭을 이용하여 [그림 7-2(b)]의 십진 카운터를 결선하라.
<표 7-2>와 같은 동작이 이루어지는지를 확인하라.
J-K 플립플롭을 이용하여 [그림 7-3]과 같은 동기식 이진 가감산 카운터를 결선하고 동작을 확인하라.
실험 결과
십진값
카운
|
|
메뉴펼치기
