|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard
목차
가. 실험목표
나. 이론적배경
다.Simulation
1.OR 게이트 논리 회로 실험
2.XOR 게이트 논리 회로 실험
3.반가산기 회로 실험
|
|
|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard
소개글
해당 교안과 동일한지 비교하실 수 있도록 각 목차
에 해당하는 자세한 내용들을 작성해놓았습니다. 참고하시
|
|
|
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. TTL
2.2. OR Gate
2.3. XOR Gate
2.4. Adder
Ⅱ. 본론
1. 실험 장비
2. 실험 방법
2.1. OR Gate
2.2. XOR Gate
2.3. Half Adder
2.4. Fu
|
|
|
|
[검증된 코드 & 복사가능, 학점A+] 전전설2 1.TTL - 예비+결과+성적인증 (서울시립대)
목차
1. [전전설II] 1주차 예비 - TTL.docx
2. [전전설II] 1주차_결과 - TTL.docx
3. 성적표 인증-전전설2-WISE.jpg
4. 성적표 인증-전전설2-성적증명서.jpg
1. [전
|
|
|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
소개글
"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"
|
|
 |
설되어 주요 도시 사이의 이동시간을 획기적으로 단축시켜 고속철도의 르네상스를 표방하고 있다. 고속철도건설의 물결은 현재 아시아로 몰려들고 있다. 한국에서도 서울~부산 사이에 고속철도를 건설 중에 있으며, 대만의 타이뻬이~카오슝
|
|
|
결과를 경계 값을 주어 3.2.4의 전반적인 잡음을 제거 할 수 있었다.
여기서는 추적하고자 하는 보행자의 모습을 보존하면서 잡음을 잘 제거하는
경계 값을 12로 하였고, 이는 실험에 의해 구해진 값이다.
if(DataOut[i]>=12) DataOut[i]=255;
else DataOut[i
|
|
메뉴펼치기
