|
main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design and Simulation of CSA with MAX+plus II 8
5.1 Full Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits
|
|
|
포함한다. 기초적인 구성 요소로는 클럭 생성기, 카운터, 디스플레이 드라이버 등을 포함하여, 이들 간의 상호 작용을 통해 시간을 정확히 계산하고 사용자에게 시각적으로 표시한다. 디지털 시계의 작동 원리는 클럭 신호를 기반으로 한다.
|
|
|
전자전기컴퓨터설계실험2(전전설2) (10) Final Project
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Xilinx
2.3. Counter
2.4. Finite State Machine
2.5. PIEZO
2.6. Text VFD
Ⅱ. 본론
1. 실험 장비
2. 실험 방법
3. 소스코드
4. 동작
|
|
|
Contemporary Logic Design 2판 솔루션 입니다.
Katz 저
2009. 1. 1
챕터 2 ~ 8장
|
|
|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
|
|
Logic Design " 교보문고 ,365~387쪽, 2005년 1월
[2] 7400, 7404, 7474 Datasheet(www.google.com
) Vending Machine Design
Ⅰ. 서 론
Ⅱ. 본 론
1. (LAB 3-1) Coffee&Sprite Vending Machine Design
가. State에 따른 Segment 및 추가 LED 설계
나. 입력에 따른 State 변화 및 Encoding
|
|
|
전전 13회 광혜승려는 미친 말로 화를 야기하며 제공 선사는 오묘한 법으로 사람을 놀라게 하다.
제공전전 14회 제공이 장난으로 광혜를 놀리며 정웅은 모친을 위해 성스런 승려를 구하다.
제공전전 15회 동평은 악행을 고쳐 선행을 하며
|
|
|
서울시립대학교 통신공학실습 5주차 결과레포트
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds for this Lab
2. Results of this Lab (실험 결과)
3. Discussion (토론)
4. Conclusion (결론)
1. Introduction (실험에
|
|
메뉴펼치기
