|
1 bit full adder, adder_package, 4 bit full adder 이다. 1 bit full adder는 주어진 truth table에 따라 계산하여 1차 과제 때처럼 설계하면 되었다. 이번 과제에서는 package를 사용하였는데 이 것은 c 언어에서 함수를 사용하는 것과 매우 비슷하다고 느꼈다. 자주
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
1, ...., 1000, 1001 의 10개의 BCD 코드 이용.
이는 펄스 또는 사건의 수를 계수하는데 폭넓게 이용된다. (1/10의 주파수 Device) 1. Gate 소자와 Flip-Flop 소자의 차이점
2. Switch Debounce
3. Data Register
4. 4 bit의 2진 카운터
5. 4bit 데이터 병렬로 Loadin
|
- 페이지 3페이지
- 가격 800원
- 등록일 2003.07.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이
|
- 페이지 59페이지
- 가격 5,000원
- 등록일 2009.06.22
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
flip-flop으로 통과시켜 결과값 Q와 Q'를 얻는다.
하나의 register는 32bit이므로, 32개의 D flip-flop이 필요하다.
위의 register를 16번 부르면 sequential logic이 완성된다.
다음은 두 번째 combinational logic이다. 이는 32bit 16to1 MUX만으로 간단하게 설계된다.
각 re
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2011.10.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
ynchronous Reset ( 비동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어오자마자 리셋동작(출력이 0)이 일어난다.
2. D Flip-flop with synchronous Reset ( 동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어와도 다음 상승에지 순간에 리셋동작이 일어난다.
1. 2 Bit
|
- 페이지 8페이지
- 가격 1,500원
- 등록일 2009.03.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|