|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
소개글
"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 결과레포트+MATLAB코드+실험데이터 - Practical Op-Amp Specifications
목차
I. Introduction
II. Experiment Setup
III. Experimental Results & Analysis
IV. Conclusion
I. Introduction
프랙티컬 오퍼레이션 앰프
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - Practical Op-Amp Specifications
목차
I. Introduction
II. Summary of Theories
III. Pre-lab Report
IV. Concluding Remarks
I. Introduction
프랙티컬 연산증폭
|
|
|
|
전전설II 4주차 예비 - Combinational-1은 디지털 전자 회로 설계의 기본 개념 중 하나인 조합 논리 회로에 대한 이해를 돕기 위한 실습이다. 조합 논리 회로는 입력 신호에 따라 결정되는 출력 신호를 생성하는 회로로, 플립플롭이나 메모리를 포함
|
|
|
포함하지 않는다. 이러한 회로는 다양한 논리 게이트를 조합하여 만들어지며, 간단한 연산부터 복잡한 기능까지 구현할 수 있다. 본 실험에서는 주어진 문제를 해결하기 위해 필요한 조합 회로를 설계하고, 이를 통해 논리 게이트의 기능을
|
|
|
|
시립대 전전설2 Velilog 결과리포트 5주차
목차
1.실험 목적
2.배경 이론
1)3x8 decoder
2) 21 MUX
3) 41 MUX
4) BCD Code (8421 코드)
5) Excess-3 Code ( 3초과코드 )
3.실험 장비
1) 장비
4.시뮬레이션 결과와 실험 결과의 비교
1)38Decoder
2)41Mux
3
|
|
|
|
AND, OR, NOT 게이트와 같은 기본적인 논리 함수들이 포함되며, 이들 각각이 어떻게 가. 실험목표
나. 이론적배경
다.Simulation
1.OR 게이트 논리 회로 실험
2.XOR 게이트 논리 회로 실험
3.반가산기 회로 실험
라.결론
마.참고문헌
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레
|
|
|
|
전전설II] 1주차 예비 - TTL.docx
2. [전전설II] 1주차_결과 - TTL.docx
3. 성적표 인증-전전설2-WISE.jpg
4. 성적표 인증-전전설2-성적증명서.jpg
1. [전전설II] 1주차 예비 - TTL.docx
전전설 II의 1주차 예비 교육은 TTL(Transistor-Transistor Logic)의 기초
|
|
|
|
시립대_전전설2_Velilog_예비리포트_7주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 코드 분석
4. 참고 문헌
1. 실험 목적
실험의 목적은 전자기학에서의 기본 원리와 응용을 탐구하고, 이를 통해 전자기파의 특성과 물리적 현상을
|
|
메뉴펼치기
