|
logic vector y이다.
Enw를 내부 시그널로 선언했다.
이는 En과 w를 연결한 5비트짜리 logic vector 이다.
y의 값은 Enw 값에 매칭되는 w 값이다.
En이 ‘0’일 때 F는 무조건 ‘0’이다
(0 when others) Ⅰ. Introduction
Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
|
|
|
[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석
목차
Ⅰ. Introduction
Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion
Ⅲ. Design With
|
|
|
서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가
|
|
|
서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Results of this Lab (실험 결과)
가. Results of Lab 1.
나. Results of Lab 2.
다. Results of Lab 3.
라. Results of Lab 4.
마. Results of Lab 5.
바. Results of Lab 6.
사. Resul
|
|
|
서울시립대학교 전전설3 5주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Metho
|
|
|
|
시립대 전전설2 A+ 5주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
시립대 전자전기공학부 전전설2 A+ 5
|
|
|
|
(10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
2. Materials
|
|
|
[검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)
목차
1. 실험 목적
2. 배경 이론 및 사전 조사
3. 실험 내용
4. 예상 결과
5. 참고 문헌
1. 실험 목적
본 실험의 목적은 서울시립대의 전전
|
|
|
|
(믿음, 자세한 설명 포함, 10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 결과레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)
목차
1. Results of this Lab(실험 결과)
1) Results
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
목차
가. 실험목표
나. 이론적배경
다. Simulation
1)OR gate, XOR gate
2)Half Adder
3)1-bit Full Adder
4)4-bits Ripple Carry Full Adder
라. 결론
마.
|
|
메뉴펼치기
