|
서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Results of this Lab (실험 결과)
가. Results of Lab 0.
나. Results of Lab 3(응용과제).
2. Discussion (토의)
가. Data analysis
3. Conclusion (결론)
가. Summarize experiment
|
|
|
시립대 전전설2 A+ 7주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
서론 전전설2 과목은 현대 사회에서
|
|
|
시립대 전전설2 Velilog 결과리포트 6주차
목차
1. 실험 목적
2. 배경 이론
1) NAND Gate를 이용한 LATCH
2) NOR Gate를 이용한 LATCH
3) S-R FlipFlop
4) J-K FlipFlop
5) D FlipFlop
6) 데이터 전송 회로 (병렬 데이터 전송)
7) Serial-Input/Parallel-Output R
|
|
|
시립대 전전설2 Velilog 예비리포트 3주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제
6. 참고 문헌
1. 실험 목적
전전설2 Velilog 예비리포트의 실험 목적은 Velilog 시스템의 작동 원리와 성
|
|
|
전전설 과목에서 다루는 기본 숙지 사항은 기술 설계 및 구현 과정에서 필수적인 배경 지식과 개념들을 포함한다. 이 과목은 기본적인 전자기학, 회로 이론, 그리고 전자 회로 설계에 대한 이해를 요구한다. 수업이 진행되는 동안 학생들은 전
|
|
|
[서울시립대] A+ 전전설1 [노드해석, 메쉬해석 및 중첩의 정리] 예비+결과 보고서
목차
1.서론
가.실험의 목적
나.실험 이론
2.실험 장비 및 재료
3.실험 방법 및 예상 실험 결과
4.실험 교안에서 지시한 내용
1.서론
전기 회
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트
소개글
"전자전기컴퓨터설계실험2, 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트"에 대한 내용입니다.
***해
|
|
|
전전설2) 8주차 사전보고서
목차
0. 기본 숙지 사항
1. 7-segment decoder 설계
2. Dynamic 7-segment 컨트롤러 설계
3. Piezo 컨트롤러 로직 설계
4. 실습 1 4-bit up counter의 출력 값 single FND 표시
5. 실습 2 Piezo, 7-segment 설계
6. 실습 3 점을 포함한 8비
|
|
|
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Xilinx
Ⅱ. 본론
1. 실험 장비
1.1. New Project
1.2. Schematic Design
1.3. HDL Source
1.4. Compiler
1.5. Assignment
1.6. Beh
|
|
|
디지틀 설계 주식회사 캘라 John. F Wakerly . 신재호 김도현.
3. Didital Logic Application And Design, Yarbrough ○ 10진-BCD 인코더
○ 10진수를 BCD코드로 바꾸는 이유
○ 74147 (10진-BCD 부호 변환기)
○ 코드의 종류
○ 각 코드의 비교
실험계획
Reference
|
|
메뉴펼치기
