|
TTL 게이트 군에서 사용된다. 토템-폴 출력TTL 에서의 Q2의 이미터 저항이 schottky TTL에서는 트랜지스터 Q6와 2개의 저항으로 구성된 회로로 대신 되었다. 이 회로는 앞에서 논의되었던 차단전류의 스파이크를 감소시키기 위한 것이다. 전파시간을
|
|
|
게이트(NOT 게이트)
74LS08 : AND 게이트
74LS32 : OR 게이트
2)3색 단심 리드선
4. 예비보고서 문제
(1)에 대한 진리표를 작성하시오. (실험 1 참조)
부울 대수로 간략화하여 논리적의 논리화 형태의 논리회로를 그리시오.
*진리표
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
|
|
|
TTL 게이트의 특성
종류
속도
전파지연
소비전력
동작 주파수
약자
표준TTL
보통
10[㎱]
10[㎽]
36[㎒]
TTL
고전력TTL
고속도
6
22
50
H. TTL
저전력TTL
저속도
33
1
3
L. TTL
쇼트키TTL
고속도
3
19
125
S. TTL
저 쇼TTL
보통
9.5
2
45
LS. TTL
※ IC의 디지털 논리군의 특
|
|
|
회로의 전기적 특성PPT
◎ 한규희, 디지털전자회로, 크라운 출판사
◎ H. E. West, CMOS VLSI 설계의 원리 Ⅰ. MOS의 원리
Ⅱ. MOS의 제조공정
Ⅲ. CMOS의 원리
Ⅳ. CMOS의 인터페이스
1. CMOS와 TTL의 interface
2. TTL과 CMOS의 interface
Ⅴ. 논리계열
|
|
|
회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002
|
|
|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
|
|
대해서도 더 자세히 알 수 있었다.
이번실험을 하면서 전자회로 시간에 이론적으로 배운 내용을 실험을 통해 확인할 수가 있었다. 그리고 실험도 우리가 원하는 값이 잘 나와 주었기 때문에 실험이 수월하게 끝난 것 같다. 다음 실험도 이번
|
|
|
전자회로 시간에 재미있게 들었던 수업이라 실험내용도 어렵게 생각되지 않았고 재미있었다. 마지막 실험을 즐겁고 쉽게 빠르게 끝낼수 있어서 정말정말 좋았다~ 그리고 레포트는 이때까지 쓴 레포트 중에 가장 이쁘게썼다.... 글씨체.......
|
|
|
회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해서도 시뮬레이
|
|
|
게이트를 만들면 이것이 곧 NOT 게이트가 된다
2. NAND 게이트에 NOT 게이트를 직렬로 연결하면 AND 게이트와 같이 된다
3. 세 개의 NAND 게이트를 연결하면 OR 게이트를 얻을 수 있다
Ⅲ. 게이트와 TTL(트랜지스터 트랜지스터 논리회로)게이트
|
|
메뉴펼치기
