|
회로의 주파수는 다음 식으로부터 계산되어 진다.
▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒
- 실험 결과 -
1) 위상변위 발진기
a. RF = ①470 kΩ, ②1MΩ, ③
|
|
|
사용하여 Si의 DC 저항치를 계산하라.
4) DC저항
5) 점화 전위 1. 사전지식
1) 다이오드 전류
2) 다이오드
2. 실험절차
1) 점화 전위
2) DC저항
3) 역방향 바이어스
4) 순방향 바이어스 다이오드 특성
5) 다이오드 테스트
3. 분석 및 토의
|
|
|
테브닌 등가회로의 전류를 1mA가 흐르게 하기 위하여 다음 그림과 같이
저항10Ω을 직렬연결로 추가하여 측정해 보자.
저항 10Ω을 추가하면 위 그림과 같이 나올 것이다. 여기서 전류를 구하면 아래 그림처럼 나올 것이다.
4. 실험결과
위의 실
|
|
|
회로 요소에 구성되어진다. 동작점은 두 곡선이 교차점에 의해 결정된다.
4. 실험순서
1) 고정 바이어스 회로
고정 바이어스회로에서 VGS는 독립적인 DC 공급기에 의해 설정될 것이다. VGS로 구성된 수직선은 쇼클리 방정식에 의한
전달곡선과 교
|
|
|
실험할 때 Amplitude가 8V라서 그 값이 크게 나왔을 뿐 다를 바가 없다.
9) 클램프 (정현파 입력)
a.회로를 꾸미고 정현파 입력을 하라
b. 각 계산치와 예상파형도
Vi = +4V 일 때 Vo = 0.549V
Vi = -4V 일 때 Vo = -7.451V
Vi =0V 일 때 Vo = -3.451V
c. 오실로스코프
|
|
|
BJT와 같이 접합 전계효과 트랜지스터(JFET)은 차단, 포화, 선형의 세 가지 영역에서 동작한다. JFET의 물리적 특성과 JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도
|
|
|
2)검토 및 보고 사항:
부 임피던스 회로를 구성하여 입력 단에 적당한 저항(Ra)을 배치하면 원하지 않는 정 저항을 상쇄시키는 역할을 수행함을 알 수 있었고, 그 저항의 크기는 RA와 같고 부호는 음의 부호를 지님을 실험을 통해 확인할 수 있
|
|
|
실험 방법
4.1 파형 정형 회로
그림 2. 전압 안정화 회로
(1) 그림 2의 회로를 구성하라.
(2) 입출력 그래프를 관찰 한 후 을 측정한다.
(3) DC 입력 전압을 0 ~ 10V (1V 간격)로 변화시키면서 입출력 전압을 측정하고 결과로부터 이 회로가 정전압 회
|
|
|
나왔고, 출력 신호에 있어 1Vpp 이상의 값이 출력되어야 하는데, 7Vpp 이상으로 출력되었다. 따라서 모든 설계 조건을 만족하였고, 각각의 스위치를 작동시키면서 확인해본 결과 정확한 음이 출력되었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
회로 시험기 -1대
(8) 오실로스코프 -1대
(9) 실리콘 다이오드 -4개
(10) 저항(500[Ω], 1[kΩ]) -각1개
(11) 만능 기판(bread board) -1개
(12) 리드선 -다수
4.실험 방법
1.그림과 같이 브리지형 전파 정류 회로를 구성한다. 단, 부하저항은 1[kΩ]으로 한다.
2.오
|
|
메뉴펼치기
