|
실험 과정
1번 2번
<그림 2-1 실험회로> <그림 2-1 실험회로>
입력(Vin = 1.5V), 출력(Vout = 4V) 입력(Vin = 0.1V), 출력(Vout = 6V)
전압이득(Vin/Vout = 4V) 전압이득(Vin/Vout = 60V)
6. 회로도
7. 소감 및 고찰
- 먼저 에미터 접지 증폭기의 설명을 하자면,에
|
|
|
범위 넘어가게 하여 오히려 증폭이 덜 되는 것 같이 보다.
또한 전압이득 Av 실험값으로 계산한 결과 15dB로 나타나서 증폭률은 작게 나왔습니다. 직류 증폭 회로 (트랜지스터 차동 증폭)
1. 목적
2. 회로도
3. 실험및 결과
4. 고찰
|
|
|
실험 2) 반전 증폭기 2개를 사용하여 출력이 10V(증폭률이 10배)의 비반전 신호가 나오는 회로를 설계 ※
설명 : 피크 대 피크가 하나는 2V, 하나는 대략 20V가 나와, 예상대로 증폭률이 10배로 나타나는 모습이다.
※ 반전 증폭기 2개를 사용하여 출
|
|
|
것으로 이득도 더 크고 사용할 수 있는 주파수 범위도 더 넓다는 것을 설계 과정과 결과를 통해 알 수 있었다.
< 참고 문헌 >
- Fundamentals of Microelectronics / Behzad Razavi 저 / WILEY / 2008
- 전기전자회로설계 / 오창록 저 / 기전연구사 / 2008
|
|
|
• 시뮬레이션의 목적
Common Source 증폭기에서
CL의 유무에 따른 이득과 대역폭의 비교와
Cascade 증폭기를 사용했을 때
Common Source 증폭기와의 이득과 대역폭을 비교 1. CL=0일 때, Common Source 증폭기
2. CL=10pF일 때, Common Source 증폭기
|
|
|
실험과 발표 때는 이를 생각지 못함이 이 실험의 아쉬운 점이다.
참조
1)Basic Electronics 9th edition - Grob (Mcgraw hill)
2)전자회로 실험 -김재석(교보문고)
3)EDS를 이용한 재미있는 전자회로 기초 및 응용 - 남상엽 등3명(상학당)
4)http://www.rfdh.com/rfdb.php3
|
|
|
줄어들게 됨을 알수있었고 즉 테브난저항의 존재 그 자체때문에 최대전력전달을 50%로 제 한하는 이유가 된다 1. 실험제목
2. 실험목적
3. 관련이론
4. 결선도
5. 실험기기 및 재료
6. 실험방법
7. 실험결과
8. 검토 및 고찰
|
|
|
1. 실험목적
• Bridge회로를 구성하고 동작원리를 이해한다.
• Transformer를 이용하여 전압을 증폭시켜본다.
• 정류회로의 동작 원리를 이해하고, 실제로 구현해 본다.
2. 실험결과
1) 실험 1 : 파형발생기에서 나온 출력,
|
|
|
12장 테브낭 정리
실험 목적
1. 선형저항성 회로망을 테브낭 등가회로로 변환한다.
2. 여러 가지 부하저항의 효과를 비교함으로써 <목적1>의 회로망과 테브낭 회로가 등가인 것을 증명한다.
이론요약
• 테브낭 정리
|
|
|
되고 I2=909.1uA가 된다.
1) 실험35 : h파라미터의 측정
1) 회로35-6
실험 회로도
시뮬레이션 결과
분석 : 강의자료에 있는 2N404대신 A1266으로 PNP트랜지스터를 사용하라는 것을 확인하여 그것으로 사용하려고 했으나 확인해본 결과 두 개의 소자가 모
|
|
메뉴펼치기
