|
응용전자전기실험1 과목 수강하며 직접 작성한 레포트입니다.
PSPICE 시뮬레이션 파형 및 회로도 / 실제 실험 결과와 비교 분석 및 고찰 내용 작성되어 있습니다.
레포트 70% 비중 차지하는 실험 과목에서 A+ 받은 자료입니다.
최대한 깔끔하고,
|
|
|
실험에서도 파형을 보면 실제 이론치보다 작게 나오는 것이나 그 외에도 약간의 오차가 있었으나 이론을 검증할만한 충분히 정확한 결과치가 나왔다고 볼 수 있다.
6. 참고문헌 및 자료
<김상배 저, 개정판 기초전기전자실험, 홍릉과학출판
|
|
|
이득
(2) CB 소신호 이득
▣ 참고문헌
①전자회로기초및응용, 상학당, 남상엽 외2명
②전자통신기초실험, 상학당, 전자통신연구회
③전자회로실험, 청문각, 김경태 외1명
④전자회로공학, 교우사, 최성재 외2명
http://en.wikipedia.org/wiki/BJT
|
|
|
증폭기
① (0.1mA일 때 set=0.93279)
② (0.4mA일 때 set=0.72792)
③ (0.6mA일 때 set=0.59004)
④ (0.8mA일 때 set=0.45331)
결 과
이 로 증폭되는 결과를 보는 실험으로써 전류증폭을 확인하는 실험이다. 마찬가지로 ua741칩을 사용했고 가변저항 SET을 맞춰서 원하는
|
|
|
회로내에서 전위의 기준을 잡는 역할을 한다고 생각한다. 접지를 잡아주기 위해서는 DC 전압의 가운데 부분의 GND를 이용하여 회로에서 접지로 표현되는 부분과 함께 전선을 연결해 주면 된다. 이번 세 번째 의용전자실험은 의용전자2에서 제
|
|
|
증폭기
-(10/10x5 + 10/10x5) = -10V
위의 이론값들에서 약간의 오차가 나게 결과값이 나올 것으로 예상된다.
3. 참고문헌
- 전기 전자 개론 (광명)
- 일반 전자 공학 (삼원출판)
- 전기 공학 (학문사) ※실험제목 : OP-AMP(연산 증폭기)의 작동원리 이
|
|
|
실험 과정에서 신호의 종류를 2가지로 측정하였다면 신호에 따른입출력값의 파형변화를 관찰할 수 있었을 것이다. 때문에 신호에 따른 파형변화는 관찰을 못했어서 파형자료를 하나밖에 넣지 못했다. 다음부터는 더 잘 확인해야겠다고 다짐
|
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
|
|
FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 전 략 >
< 2. 이 론 >
< 3. 예비 설계 및 설계 결과 예상 (시뮬레이션) >
< 4. 참 고 문 헌 >
|
|
|
실험 결과에 대한 생각으로 오차를 줄여야 한다고 실험을 통하여 느끼게 되었다.
*참조
구글 검색
네이버 이미지, 지식인
재료강도 시험법, 김엄기 외, 두양사, 2006
기계공학 실험, 금오공과대학교기계공학계열 저, 문운당, 1998
수업자료
실험
|
|
메뉴펼치기
