|
-이미터 측의 도핑농도를 컬렉터측에 비해 훨씬 높게 만든다
-이미터와 베이스 사이의 결핍층 두께는 컬렉터와 베이스 사이보다 좁다
참고문헌
-http://asic.postech.ac.kr/3.Class/1.Classes/EECE232/exp/2/exp2.pdf
-전자회로, 한건희
-http://cad.yonsei.ac.kr/
|
|
|
회로도………………………………………………9
2. 회로구성…………………………………………10
3. 재료 및 예산소비내역……………………………13
4. 제작 결과물 성능평가 추론……………………14
※ 참고문헌…………………
|
|
|
되고 I2=909.1uA가 된다.
1) 실험35 : h파라미터의 측정
1) 회로35-6
실험 회로도
시뮬레이션 결과
분석 : 강의자료에 있는 2N404대신 A1266으로 PNP트랜지스터를 사용하라는 것을 확인하여 그것으로 사용하려고 했으나 확인해본 결과 두 개의 소자가 모
|
|
|
-3dB인 4Hz에서 64Hz정도 대역 주파수 차단
3. 참고 문헌
전자공학의 기초 (이영근 저) - 광림사 691-694
3. 시뮬레이션
시뮬레이션 회로도
시뮬레이션 결과 1. 목적
2. 이론
3. 참고 문헌
3. 시뮬레이션
시뮬레이션 회로도
시뮬레이션 결과
|
|
|
실험 / David Buchla / ITC
설계 중심의 디지털 공학실험 / 우홍체, 박철형, 남세현 / 페이퍼백
ezcmm.blog.me/110165198994 - ‘부품’관한 정보 0. 개요 (프로젝트의 목적 및 필요성)
1. 설계 이론
2. 프로젝트 일정
3. 역할 분담
4. 프로젝트 예산
5. 참
|
|
|
실험 과정
1번 2번
<그림 2-1 실험회로> <그림 2-1 실험회로>
입력(Vin = 1.5V), 출력(Vout = 4V) 입력(Vin = 0.1V), 출력(Vout = 6V)
전압이득(Vin/Vout = 4V) 전압이득(Vin/Vout = 60V)
6. 회로도
7. 소감 및 고찰
- 먼저 에미터 접지 증폭기의 설명을 하자면,에
|
|
|
범위 넘어가게 하여 오히려 증폭이 덜 되는 것 같이 보다.
또한 전압이득 Av 실험값으로 계산한 결과 15dB로 나타나서 증폭률은 작게 나왔습니다. 직류 증폭 회로 (트랜지스터 차동 증폭)
1. 목적
2. 회로도
3. 실험및 결과
4. 고찰
|
|
|
실험 2) 반전 증폭기 2개를 사용하여 출력이 10V(증폭률이 10배)의 비반전 신호가 나오는 회로를 설계 ※
설명 : 피크 대 피크가 하나는 2V, 하나는 대략 20V가 나와, 예상대로 증폭률이 10배로 나타나는 모습이다.
※ 반전 증폭기 2개를 사용하여 출
|
|
|
12장 테브낭 정리
실험 목적
1. 선형저항성 회로망을 테브낭 등가회로로 변환한다.
2. 여러 가지 부하저항의 효과를 비교함으로써 <목적1>의 회로망과 테브낭 회로가 등가인 것을 증명한다.
이론요약
• 테브낭 정리
|
|
|
OP Amp의 여러 가지 특성(Slew Rate, Offset Voltage, CMRR)들을 이해하고, 확인한다.
2. 실험결과
1) 실험 1 : Slew Rate
2) 실험 2 : Offset Voltage
3) 실험 3 : CMRR(Common-Mode Rejection Ratio)(B반 14조의 데이터 참고)
4) 실험 4 : CMRR 비반전 증폭기
3. 고 찰
|
|
메뉴펼치기
