|
스 공통 증폭기의 실제 실험 회로와 시뮬레이션 결과이다.
시뮬레이션에서는 Vin > Vout 으로 AV가 1보다 작은 결과가 도출되었는데, 결론부터 언급하자면 시뮬레이션의 오류이다. 실제 실험에서는 AV가 1 이상이 되도록 나왔고, 회로가 증폭기
|
|
|
증폭기에서 부하가 500Ω일 때 출력신호의 클리핑이 일어나지 않으면서 얻을 수 있는 출력전압은 첨두간 값으로 얼마인가?
(a) 5V (b) 7.5V (c) 10V (d) 15V
⇒ 만약 RL=500Ω이라면, rc=RC||RL=1kΩ||500Ω=333.33Ω이 되고,
IC(sat)=ICQ+VCEQ/rc=7.314mA+3.59V/333.33Ω=7.314mA
|
|
|
차이를 보일 수 있음)
그림 4-4
Schematic
Vo
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
|
|
|
전자회로 실험, 청문각, 1997년, p.303~p.350 실험 9. 741OP-AMP 해석 실험
1. 실험 결과
실험 9.1 DC ANALYSIS
1) DC Voltage
2) DC Current
3) Offset Voltage
실험 9.2 AC ANALYSIS
실험 9.3 Transient ANALYSIS
실험 9.4 SLEW RATE ANALYSIS
2. 토의
|
|
|
실험의 회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
|
: 2.06 [V] 출력신호 진폭 : 6.40 [V]
|그림 19-11| 삼각파 입력에 대한 미분기 출력 파형
입력신호 진폭 : 1.97 [V] 출력신호 진폭 : 10.7 [V]
|그림 19-12| 사인파 입력에 대한 적분기 출력 파형
입력신호 진폭 : 2 [V] 출력신호 진폭 : 15.7 [V]
|그림 19-13| 구형파
|
|
|
결과값
694
mV
0V
11.11V
11.11
-3.31
3.29
19.31
170
.38
2. 고정바이어스 회로
그림 3-2
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
3.29V
2.59V
13.17V
10.58V
3.82
3.79
22.10
171
.49
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규,
|
|
|
실험 결과(도표, 그림, 측정값, 계산값 및 해석 등)
3. 양단 전압 = 0 V
6.
9. 양단 전압 = 0 V
10. 양단 전압 = 1.13 V
11.
17. 첨두치 전압 = 13
18. 전력 = 0.42 Watt
19. 첨두치 전압 = 9 , 전력 = 0.2 Watt
29. 왜곡이 나타나는 “+”전압 = 9 V
30. 높은 음량에서
|
|
|
회로부터 를 구하여 얻을 수 있는데, 이면
로 주어진다.
3. 시뮬레이션
(1) 회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은
|
|
|
수동필터와 같다고 할 수 있다.
실험 방법에서와 같이 저항과 커패시터의 위치만 바꿈으로 해서 저역 필터와 고역 필터를 만들 수 있었고, 각 소자의 크기를 조절하여 0점과 3dB frequency의 위치를 조절 할 수 있었다.
4. 결과 및 토의
|
|
메뉴펼치기
