|
5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
측정값, pspice값 datasheet 5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
|
|
|
8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성 8. RS Flip-Flop과 D Flip-Flop
9. JK Flip-Flop과 클락 생성
|
|
|
이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험
|
|
|
실험 결과를 바탕으로 표와 그래프를 그려본 결과, 1N4148과 1N4733 다이오드의 수치 모두 전압이 0.5V부터 천천히 올라가다가, 1~2V 시점부터 급격하게 증가됨을 알 수 있다.
7. 참고문헌
전자회로실험
p.2~5 1. 실험 목표
2. 관련이론
2-1 기초
|
|
|
이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 1. 실험 개요
2. 실험 기자재 및 부품
3. 배경 이론 (실험 이론)
4. 실험 절자 및 Pspice Simulation 결과
5. 고찰
6. 참고문헌
|
|
|
실험 결과를 얻었음을 알 수 있다.
2.2.4 검토 사항
이 실험을 통해서 이미터 접지 증폭 회로에서 출력 파형의 왜곡에 따른 포화 상태의 도달에 대해서 알 수 있는 실험이였다. 실험이 대체적으로 PSPICE 시뮬레이션 결과와 비슷하게 나와 실험을
|
|
|
회로의 임피던스
11. RL회로에서 전압관계
12. 교류회로의 소비전력
13. 리액턴스회로의 주파수 응답
14. 직렬 RLC회로의 임피던스
15. 직류 RLC회로에서 임피던스와 전류 에 미치는 주파수의 영향
16. 병렬RL및 RC회로의 임피던스
17.
|
|
|
실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에 의해 11이 출력되고 있는 상태이고, SW1의 경우에는 A, B에, SW2는 C, D
|
|
|
이미터 접합이 순방향 바이어스되지 않았을 때 발생하게 된다.
3. 그림 18-1과 같은 회로에서 교차 일그러짐은 어떻게 제거될 수 있는가?
(a) 두 트랜지스터의 베이스-이미터 접합을 순방향 바이어스해주는 보상다이오드를 붙여 줌으로써
(b) 직
|
|
|
전자회로 실험, 청문각, 1997년, p.303~p.350 실험 9. 741OP-AMP 해석 실험
1. 실험 결과
실험 9.1 DC ANALYSIS
1) DC Voltage
2) DC Current
3) Offset Voltage
실험 9.2 AC ANALYSIS
실험 9.3 Transient ANALYSIS
실험 9.4 SLEW RATE ANALYSIS
2. 토의
|
|
메뉴펼치기
