|
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00082A
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드 준비물
SN7404
SN7420
SN74151, SN74153
실험
(1) <그림 9.2>와 같이 회로를 연결하고 진리표를 작성하라.
(2) <그림 9.3>와 같이 회로를 연결하고 진리표를 작성하라.(pin 1,
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 A/D 변환기 회로
- 모의실험 결과 그래프 및 표 :
1) 정현파 입력
XSC1XSC2
2. 삼각파 입력
XSC1XSC2
■ 모의실험회로 2 :
- 모의실험 결과 그래프 및 표 :
D3
D2
D1
D0
0
0
0
0
5.
|
|
|
우리는 V_CC 입력을 확인하지 않고 실험을 진행해서 2시간 가량을 소비하였다. 입력파형이 출력보다 더 크게 나오고, 회로를 여러 번 바꾸며 디버깅하였지만 결국 V_CC 문제였고, 이것을 보완하니 결과는 정상적으로 얻을 수 있었다. 없음
|
|
|
실험, 화학교재편찬연구회 1999, 녹문당
일반화학실험, 김은경,김병철 1999, 북스힐
최신 일반화학실험, 이동섭 , 1999 동화기술 1. 목 적
2. 원 리
3. 실험방법
4. 실험기구 및 시약
-결과레포트-
(1) 동전의 무게 변화
(2) 시간에 따른
|
|
|
A, B, C, D는 각각 플립플롭 A(최상위 비트, MSB), B, C, D(최하위 비트, LSB)의 출력을 의미한다.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239&
|
|
|
결과적으로 드레인-소스 전류는 더 작아진다.
이 실험은 다양한 전압과 JFET에 흐르는 전류 사이의 관계를 확립할 것이다. 이 관계의 성질은 JFET의 적용 범위를 결정한다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 순서
(1) 포
|
|
|
결과가 나왔다.
또한 T = 1/f 공식을 통해 주파수와 주기의 관계를 확인하였다.
그리고 8page의 f번을 실험했을 때 파워서플라이로 DC를 공급하지 않았기 때문에
변하지 않았다고 결론을 내렸다.
하지만 자세히 확인한 결과 DC에 놓았을 때 미미
|
|
|
회로 설계 및 실습
-예비레포트-
2. 전원, DMM의 내부저항 측정장치 설계
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
전기회로 설계 및 실습
-결과레포트-
2. 전원, DMM의 내부저항 측정장치 설계
Ⅰ. 실험 목적 및 동기
|
|
|
실험
6. 실험 결과
1) 단위 이득 팔로워 입출력 관계 유도식
- 위의 식은 앞서 유도했던 비반전 증폭기의 식이다.
- 전압 팔로워 회로는 Rf가 단락(0옴)되고, Rs가 개방(무한대)되는 비반전 증폭기 회로이다.
- 위의 식을 인용하면,
- 이렇게 되므로
|
|
메뉴펼치기
