|
4.2에 기록된 모든 VCE의 값에 대하여 IC를 측정하여 표 4.2에 기록한다.
예측) 소량의 전류값 증가
15. 표 4.2에 지시된 IB의 모든 값에 대하여 실험절차 13, 14를 반복한다.
6. 참고문헌
· 네이버 지식in
· 전자회로(malvino)
· 기초전자회로실험 (인터
|
|
|
이득 보다이득이 줄어 든다.
4. 참고문헌
[1] Adel S. Sedra, Microelectronic Circuit, Oxford University Press, 5th edtion, Newyork, 2004,
[2] 이승훈 외 3명, 대학전자회로 실험, 청문각, 1997년, p.303~p.350 실험 9. 741OP-AMP 해석 실험
1. 실험 결과
실험 9.1 DC ANALY
|
|
|
몇 퍼센트가 충전되겠는가?
*100%
2) 저진동수 통과 여과기를 만들려면, 회로를 어떻게 구성해야겠는가?
Vc를 구한다. 따라서 Vc를 측정하도록 한다 1.실험목적
2.실험이론
3.기구 및 장치
4.실험방법
5.주의사항
6.실험결과
7.결과 및 토의
|
|
|
4 Pre-Lab(예비실험): 검토 및 느낀점
이번 실험을 통해서 MOSEFT의 특성에 대해 알아보았다. 이번 실험으로 와 의 전압-전류 특성도 알 수 있었고, 문턱전압이라는 가 무었을 의미하는지도 알게 되었다. 아직 전자회로 이론 시간에 배우지 않은 내
|
|
|
3차 색띠:주황색으로 10의 3승
-제4차 색띠:금색으로 ± 5%
그러므로 위의 저항은 10㏀값의 오차가 ± 5%인 저항이다.
참고문헌
전자회로실험(정원섭,차형우),電子回路實驗(류장렬,이윤희),電子回路實驗(유장렬), ◉ 제목
◉ 목적
◈
|
|
|
회로부터 를 구하여 얻을 수 있는데, 이면
로 주어진다.
3. 시뮬레이션
(1) 회로도
(2) 시뮬레이션 결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은
|
|
|
실험결과
표 18-1 R-C 직렬회로의 전압, 전류의 이론값
k
오실로스코프
Si 다이오드 : 1N4001 , 1N4154
Ge 다이오드 : 1N34A
LED
●고 찰●
(1) 다이오드의 캐소드와 애놀드를 구별하는 방법에 대해서 기술하여라.
(2) 이 실험에서Si및 Ge다이오드의 문턱값
|
|
|
증폭기의 이득은 얼마인가?
pspice 모의실험 27-1, 단계 11에서와 같은 비율을 정의로 사용하라.
답 :
이론
10. 공통모드 동작을 위해 그림과 같이 회로를 변경하라.
11. 시간 영역(과도) 해석을 되풀이하라.
12. V(OUT1)과 V(OUT2)의 Probe 출력을 구하라.
|
|
|
4. RE open일 경우
⑧ 조건5. open collector 일 경우
※ 실험 결과 설명
- 우선 기존의 기본 회로(그림 10-2 회로)의 경우, 입력파형의 피크 대 피크가 출력파형의 피크 대 피크에 비해 미세하게 더 높게 나왔습니다.
(0.04V 정도)
- 측정이득과 계산이득은
|
|
|
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인
|
|
메뉴펼치기
