|
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEAN ALGEBRA
1) Basic identities of Boolean Algebra
2) Algebraic Manipulation
3) Complement of a Function
3. STANDARD FORMS
4. MAP SIMPLIFICATION
1) T
|
|
|
4는 9일때, 즉 1이 2번만 나타나고 나서 다시 0으로 돌아가기 때문이다. 그래서, 다른 출력 보다 HI 듀티가 낮은 것이다. 그이유는 이 회로가 MOD-10 으로 설계 되었기 때문이다.
실험결과 4.
이번 실험은 74LS194를 사용한 4비트 8상태의 존슨 카운터
|
|
|
4LS279
D : 74LS74
J-K : 74LS73, 74LS76, 74LS78, 74LS109, 74LS114 1. 실험목적
2. 관련이론
․ 기본 RS 플립플롭
․ RS 플립플롭
․ PR/CLR RS 플립플롭
․ D 플립플롭
․ T 플립플롭
․ 주종 플립플롭
․ JK 플립플롭
3. 예비보
|
|
|
실험-청문각
Google검색 Ⅰ. FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
4. 센서
1) Potentiometer
2) Tachometer
3) Accelerometer
4) LVDT
5) Pressure Sensor
6) Encoder
7) Load Cell
- 결과 보고서-
1. 시간응답(Time domain)
(A) Gain=출력 범위/입력 범위
(B) Time Constant
(C) 적분 이득(Ki)
2. 주파수 응답
3. 2차 시스템
4. 고찰
|
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
|
4%로 비슷하게 측정되었다.
4.6 실험에서는 회로에 걸리는 전류를 측정하는 실험이었는데 측정값의 평균은 이론값보다 0.01mA높은 평균0.51mA로 측정되었다. 오차는 2%로 크지않았다. 이 실험에서 측정범위를 mA가 아닌 A로 놓고 측정을 해보았더
|
|
|
실험이 매우 잘되었다. -회로실험 5주차 결과 레포트 -
주제: R,L,C 직렬 응답
1. 실험
[1] 실험구성
[2] 실험순서
[3] 실험
(1)각 소자의 정확한 값 측정
(2)회로구성
(3)파형발생기의 전압, 파형 설정
(4)오실로스코프를 통하여 커패시
|
|
|
4의 실험 결과를 분석하여 전구 양단에 걸리는 전압 파형을 그려 보아라.
실험 3 : TRIAC를 이용한 교류 전력(위상)회로
1. 그림 5.9의 회로를 구성하라. 그리고 실험 2의 내용을 반복하라.
본 실험은 안전을 위하여 110V에서 사용하도록 하였으나, 22
|
|
메뉴펼치기
