|
결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 p.303~p.311 1. 제목
2. 목적
3. 이론
4. 결과 및 분석
5. 토의
6. 참고문헌
|
|
|
실험 3의 OR-AND 게이트와 OR-AND 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
1
1 0 1
1
1 1 0
1
1 1 1
1
OR-AND GATE AND-OR GATE
(4) 다음 논리식을 증명하여 보고, 논리회로로 나타내어
|
|
|
4. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈
|
|
|
이득과 이전 값에 차이가 나는 이유를 설명하라.
답 : 교류전압이득()은 드레인 저항의 영향을 받기 때문이다.
출처
http://minhaep.tistory.com/104
http://minhaep.tistory.com/category/%EC%A0%84%EA%B3%B5%20%EC%9D%B4%EC%95%BC%EA%B8%B0 제목
실험 목적
실험 장비
이론(
|
|
|
실험 장비 사용법을 습득할 수 있었다. 기초공학실험
RC필터와 정류회로
1. 실험 목표
2. 실험 장비
3. 측정 방법
4. RC 필터 이론
5. RC 필터 이후 파형의 그림
6. 주파수-전압 표
7. 전압이득-주파수의 그래프
8. 오차 및 느낀점
|
|
|
검토
LM324 첨부생략
√실험예측
저역통과능동필터와 고역통과능동필터에서의 결과를 합친 것과 같은 결과가 나올 것이다. 즉,
√회로 Simulation
4. 참고문헌
http://www.ee4u.com
http://www.naver.com 1. 제목
2. 실험목적
3. 실험내용
4. 참고문헌
|
|
|
회로간의 각점간의 전압을 측정하라
3) 각 loop에 대한 KVL식을 세워라
4) 3)에서 세운 2개의 KVL식에 2)에서 얻은 측정값들을 대입하여 KVL 등식이 성립하는지 확인하시오.
※ reference
-「기초회로실험」; 출판사-희중당, 저자-이병기
-「전기전자
|
|
|
회로
2.2.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.2.2 실험 방법
1) 실험 회로 4-2의 회로를 구성하라. 예비 보고 사항 5)에서 설계한 소자값으로 회로를 구성하라.
2) 입력에 4V (피크-피크값이 8V)인 삼각파를 인가한 후 입력 파형과 출력 파
|
|
|
회로를 구성하였고 이것을 통하여 1V의 파형이 나오도록 조절하였다. 이에 대하여 주파수에 따른 전압이득 데시벨 그래프를 나타내었는데 저역대에서 -6dB정도의 이득이 발생하였다. 그리고 고주파로 갈수록 이득이 줄어드는 기울기가 40dB/deca
|
|
|
실험4. 정궤환 회로를 통해 연산증폭기를 사용한 정궤환 회로를 구성하여, 슈미트 트리거(Schmitt trigger)회로의 특성을 관찰하고, 이를 이용한 사각파 발생기를 구성에 대해 실험을 통하여 보다 쉽게 이해할 수 있었다.
< 4. 참 고 문 헌 >
- FUN
|
|
메뉴펼치기
