|
실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T=0.695(R+2R)C ,, T=0.93mHz ,, 실험치 : 0.925mHz
1. 2)-4 이론치 : D===75% ,, 실험치 : 80%
1. 3) 다이오드 삽입 h와 L를 컨트롤 R R를 가변저항으로 (둘중하나)
|
|
|
회로의 pspice 시뮬레이션 결과이다.
지정된 조건이었던 10V, 5mA에서 각 가지에 흐르는 전류의 비율이 1 : 1.5 : 2.5임을 확인할 수 있다.
따라서, 지정된 조건을 만족하는 회로를 설계하였다. ① 고정형 전압 분할기 측정 실험
② 가변 전압 분
|
|
|
4.저항의 직렬연결과 병렬연결에서 Rs와Rp를 kirchhoff 법칙을 써서 구하시오.
- 전류가 흐르는 방향은 한 군데이고 전부 양의 방향을 써서 직렬연결은 R1+R2+R3=Rs이고 병렬에서는 (1/R1)+(1/R2)+(1/R3)=1/Rp 이다. 실험목적
실험원리
실험기구 및
|
|
|
회로라고 볼 수 있다. X,Y,Z 의 세 개의 인풋을 가지고 2개의 출력을 나타낼수 있다. B와 D가 출력으로 나타나는데, 빌림과 차를 나타내는 출력 기호이다. 전감산기에 대한 실험을 통하여 이론으로 알고있던 사실을 증명 할 수 있었고, IC가 4개나
|
|
|
실험값이 약간 낮게 측정되었음을 알 수 있다.
④ Experimental results
freq
log(f)
Vout
Av
20logAv
100
2
2.06
0.980952
-0.16704
200
2.30103
2.06
0.980952
-0.16704
1.00E+03
3
2.06
0.980952
-0.16704
2.00E+03
3.30103
2.06
0.980952
-0.16704
2.50E+03
3.39794
2.06
0.980952
-0.16704
5.00E+03
3.69897
2.04
0.97
|
|
|
실험을 하며 메스실린더가 그런 상태가 되지 않도록 좀더 주의를 기울이거나 잡고 있었어야 했는데 이건 우리의 부주의로 생긴 일인 것 같다.
6p Ⅰ. 예비 레포트
1. 실험목적
2. 실험이론
3. 실험 준비물
4. 실험방법
5. 자료출처
Ⅱ. 결
|
|
|
실험1의 내용 - HPF 회로에서 -
주파수 영역에서의 차단 주파수 1/RC는 시간영역에서 시정수 τ=RC의 역수가 된다.
< R=1KΩ, C=0.1u 일 경우>
이론치
⇒ 1/RC ⇒ 10KHz
측정치
⇒ 15.18KHz
< R=10KΩ, C=0.1u 일 경우>
이론치
⇒ 1/RC ⇒ 1KHz
측정치
⇒ 1.34K
|
|
|
세운 종이에 점O의 위치와 실의 방향을 핀으로 표시하고 각 실 사이의 각을 측정한다.
⑤추 A, B, C의 개수를 바꾸어 가면서 실험을 반복한다. (1)실험제목
(2)실험 목표
(3)실험 원리
(4)실험 준비물
(5)실험 과정
(6)실험 결과
(8)참고문헌
|
|
|
요약
2. 각 실험별 측정결과와 분석
1) NPN 트랜지스터의 값을 측정하기 위한 시험 회로
2) 바이어스 안정화
3) 이미터 바이패스 커패시터와 이득
4) CE 증폭기 임피던스와 전력 측정
5) CE 증폭기에서 입출력 위상 관계
3. 실험최종 분석
|
|
|
실험28. 선형 연산 증폭기 회로
1) 반전 증폭기
a. 그림 28-5의 회로에서 증폭기의 전압이득을 계산하라.
b. 그림 28-5 회로를 구성하라.(그림 28-5에 저항치를 측정하고, 기록하라.) 실효치 입력 Vi = 1V(f=10kHz)를 공급하라. DMM을 사용하여 출력전압
|
|
메뉴펼치기
