|
실험에 쓰인 게이트 소자 내부를 통과하는 과정에서도 저항이 존재해 오차가 발생했다고 생각한다. 설계로 인하여 시간이 많이 부족할 것이라는 생각 때문에 실험에 좀 더 진지하게 임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서
|
|
|
.
7. 보상 저항 510Ω을 100Ω 저항으로 대치하고 실험 6을 반복하여 출력 파형의 변화를 관측하라.
출력 파형을 그려라.
8. 보상 저항이 100Ω인 경우에 미분기 출력의 계단 응답에서 발생하는 진동 주파수와 근사적인
안정 시간을 측정하라.
|
|
|
회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1)
|
|
|
실험 지시서 31
Ⅰ. 실험 방법
⑴ 권선형 유도 전동기, 전기 동력계, 전원 공급 장치, 교류 전류계를 사용하여 그림 31-1의 회로를 만든다
Ⅱ. 연구 고찰 사항
실험 지시서 32
Ⅰ. 실험 방법
⑴⒜ 속도를 조절하기 위한 가변 저항
|
|
|
6개의 핀으로 나옴 Line Decoder/Demultiplexer
74F138 3자리의 2진수가 8개의 핀으로 나옴 Decoder/Demultiplexer
74F139 2자리의 2진수가 4개의 핀으로 나옴 Decoder/Demultiplexer
74HCT138 3자리의 2진수가 8개의 핀으로 나옴 Decoder/Demultiplexer
74HCT139 2자리의 2진수가 4
|
|
|
6-1에 주어진 신호 발생기의 모든 주파수 값을 조사하라.
4. C~B사이의 저항과 A~B사이의 저항을 측정하라.
5. R6양단에 25uF 이미터 바이패스 커패시터 C2를 접속하고,주파수가 1000Hz(※실험 책에 는 100Hz에 맞추라고 나와 있지만 내용상 1000Hz의
|
|
|
실험과정 6번에서 확인) 5번핀에 변조할 입력을 넣어 출력파형을 얻는데 입력 전압이 낮을수록 저주파가 높을수록 고주파의 출력이 나옴을 알 수 있었다.
결과값을 측정하기 위해 회로를 구성하였지만 실험결과값이 올바르게 측정되지 않아
|
|
|
a, b, c, d, e, f, g 7개의 bit가 4개의 bit A, B, C, D에 의해 결정될 수 있다는 것을 알았다.
실제로 이를 회로로 구현함으로서 Decoder와 7-segment를 이용한 7-segment 구동 회로가 정상적으로 잘 동작하는지 확인하는 것이 이번 실험에서의 목표이다. 1.
|
|
|
A에서 B까지의 직렬 합성 전압은 다음과 같다.
V뮤 = +1.5V -1.5V+3.0V = +3.0V
<그림 8.7>은 동일한 방향의 3개의 전압원을 직렬로 연결했을 때와 등가 전압원을 나타낸 것이다.
▶ 실험방법
(1) 다음 회로에서 각각의 저항, 전압을 측정하여 <표 8.
|
|
|
회로로서, 림수(borrow) 입력을 취급하기 위해 변수 A,B에 추가로 B의 입력이 한 개 필요함을 공부하였는데, 실제 실험을 통해 이론과 비교 확인해 보았다. 예비보고서와 실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을 실제
|
|
메뉴펼치기
