|
보고서와 실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을 실제 실험을 통해 증명할 수 있었다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 가산기와 감산기(Adder & Subtractor)을 통하
|
- 페이지 4페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
3-4>와 다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2007.01.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험 3의 회로에서 XORgate가 B0와 B1의 앞쪽에 추가된 것이 그것이다. 입력이 CO에서 S로 바뀐 것을 제외한다면 입출력은 실험3과 동일하다.
2digit adder_subtractor의 회로의 특성상 S가 0 일 때는 가산기의 역할을 하고 반대로 S가 1일 때는 감산기의
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
3과 같은 결과가 나왔고, Cin값이 1일때는 피가수인 B에 1의 보수를 취해주는 결과가 되고, 결과값에는 1을 더해줘서 결국엔 A+B의 2의보수 가 되는 것으로서 A-B 즉, 감산기가 되는 것을 볼 수 있었습니다.
8.Conclusion
이번의 실험은 1비트의 가산기
|
- 페이지 8페이지
- 가격 1,300원
- 등록일 2010.01.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|