|
[A+]연산증폭기, 반전, 비반전 op-amp 결과레포트(Fundamentals of operational amplifier)
목차
Ⅰ. Introduction
1.1 Purpose
1.2 Theoretical background
Ⅱ. Methods
2.1 Experiment 1~4
2.2 Experiment 5
Ⅲ. Results
3.1 Experiment 1~4
3.2 Experiment 5
Ⅳ. Discuss
|
|
|
반전 증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초
|
|
|
A(V2-V1) (A : 증폭도)
연산 증폭기의 회로표기
● 연산 증폭기의 기본 회로
① 동상 증폭 회로(비반전 연산증폭기)
- 입력 신호가 비반전(+) 입력 단자에 가한다.
- R1 : 입력요소.
R2 : 궤한 요소
※궤한요소 : OP-AMP의 입력 중의 하나에 출력 전압의
|
|
|
|
레포트
목차
1. Experimental results
2. comparison of experimental, theoretical results
3. Discussions
1. Experimental results
연산증폭기 응용회로의 실험 결과는 다양한 실험 조건에서의 회로 동작을 통하여 확인되었다. 이번 실험에서는 주로 비반전
|
|
|
|
하나의 피드백 저항을 사용하는데, 각 입력 신호는 특정한 비율로 출력 신호에 기여하게 된다. 실험에서는 두 개의 입력 신호를 사용하여 반전 가산 증폭기를 실험 1. 반전 가산 증폭기
실험 2. 비반전 가산 증폭기
실험 3. 차동 증폭기
|
|
메뉴펼치기
