|
카운터의 모듈러스(modulus)는 얼마인가?
▷ 이 카운터는 0(0000)부터 9(1001)까지 카운터 하는 10진(mod-10) 상향 카운터
시뮬레이션
회로
결과 논리회로 실습 보고서 - 비동기식 카운터
[1] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기
|
|
|
로그램 작성의 원칙
Ⅱ. C++의 기본 형식
1. #include
|
|
|
카운터의 카르노맵.
A
BC
0
1
00
01
1
11
X
X
10
X
X
A
BC
0
1
00
X
X
01
X
X
11
1
10
A
BC
0
1
00
1
01
X
X
11
X
X
10
1
A
BC
0
1
00
X
X
01
1
11
1
10
X
X
동기식 BCD 카운터의 회로도.
동기식 BCD 카운터의 파형.
동기식 BCD 카운터의 상태도.
동기식 BCD 카운터의 상태표.
현재상태
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
로그램을 종료한다.
3. 후 기
처음 봤을 때는 막막하기만 했던 과제가 이렇게 직접 공부를 하고 코드를 옮겨 실행해가며 어떠한 원리로 실행되는가에 대해서 곰곰이 생각해보니 공부가 많이 되었던 것 같다. 이렇게 과제를 하면서 매번 느끼는
|
|
|
한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오.
비동기식 4진 카운터 회로도
비동기식 4진 카운터 simulation 파형
빨간색 파형이 Q1, 파란색 파형이 Q2이다. 74LS73칩은 falling edge에서 값이 변하므로 Q1,Q2값은 00->01->10->11->00 .. 반복
|
|
|
e
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
3. 설계 실습 계획서
(1) 이론부의 그림 2의 비동기식 4진 카운터에 1MHz의 구형파 (square wave)를 인가할 때, Q1 신호의 주파수와 Q2 신호의 주파수를 구하여라. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오.
Q1은 CLK의 신호의 절반인 0.5
|
|
|
1
1
0
x
x
0
1
x
0
1
1
1
0
0
1
x
x
1
x
1
1
0
0
1
0
1
x
0
0
x
1
x
1
0
1
0
0
0
x
1
0
x
x
1
1
1
0
x
x
x
x
x
x
x
x
x
1
1
1
x
x
x
x
x
x
x
x
x
(b) 여기표
(c) 논리식
(d) 회로도
실험계획
1. 그림 7-1의 비동기식 10진 카운터를 구성하여라.
: J와 K입력을 1로 하고 회로도상 CLR입력을 초
|
|
|
동기식 카운터의 동작원리와 구조를 이해한다.
2. 임의의 비트 및 진을 갖는 동기식 카운터의 설계 방법을 익힌다.
[기본이론]
동기식 카운터는 병렬식 카운터 및 클럭(clocked) 카운터라고도 불리우며, 각각의 Flip Flop에 클럭 펄스가 동시에 인가
|
|
메뉴펼치기
