|
부울대수의 AND⇔OR변환하기 위한 볍칙(드모건의 정리)에서 이론적으로 도출(導出)되어 있는 것이다. (그림 8)에 드모건(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다.
목차
-NOT회로(回路)
-AND회로(回路)
-O
|
|
|
부울대수의 AND⇔OR변환하기 위한 볍칙(드모건의 정리)에서 이론적으로 도출(導出)되어 있는 것이다. (그림 8)에 드모건(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다. 1. NOT회로(回路)
2. AND회로(回
|
|
|
ND가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것
|
|
|
부울 항이다. 예를 들어 4개의 입력 A, B, C, D가 있다면 는 민텀이지만 는 민텀이 아니다.) 이 민텀에 대한 논리가 MUX의 데이터 입력으로 연결되고 또한 데이터의 선택이 입력변수에 의해 제어된다면 이는 해당 진리표가 회로로 직접 구현된 것
|
|
|
회로도
( b ) 카운터의 출력 파형
입력펄스
21 출력
21 출력
0
0
0
1
0
1
2
1
0
3
1
1
4
0
0
( C ) 2단 2진 카운터의 계수표
( D ) 기호
[그림] 기본적인 2단 2진 카운터와 출력 파형
- 클럭 펄스는 하강 에지(↓)에서 트리거되며, 각 클럭 펄스가
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
대수(Boolean Algebra)
1) 불 대수의 기본공식
2) 카르노도(Kamaugh Map 또는 K-Map)를 이용한 간략화
(1) 카르노도의 특징
(2) 변수가 2개인 경우
(3) 변수가 3개인 경우
2. 기본 논리 게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
|
|
|
대수 처리 기능)
⑨ 조건 점프의 판단 기능
(3) 본 장의 이론에서 설명된 것과 달리 산술연산회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리
|
|
|
-Power Point
자료
-충분히 이해하는 지를 파악한다.
-평가 문제를
푼다. 대단원 : 디지털 논리 회로
소단원 : 1) 수의 표현
2) 2진-10진수 변환과 2진수의 사칙 연산
3) 기본 논리 소자
4) 논리 대수와 기초 논리 회로
|
|
|
회로는 CMOS 논리를 사용한다. CMOS IC 가 손상되지 않도록 정전기가 일어나지 않게 주의해야 한다.
실험 7 보고서
실험 목표
*부울 대수의 여러 법칙들에 대한 실험적 증명.
*부울 법칙 10과 11을 증명하기 위한 회로 설계
*실험을 통해 3-입력 변수
|
|
메뉴펼치기
