|
2단계 : 마더 보드에 중앙 처리 장치의 설치
(3) 제 3단계 : 마더 보드의 RAM 슬롯에 RAM 카드를 삽입
(4) 제 4단계 : 마더 보드를 케이스에 장착
(5) 제 5단계 : 보조 기억 장치 부착
(6) 제 6단계 : 내부 전원, 제어기 케이블 연결 및 점퍼 설정
(7) 제
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
②AㆍB = A+B
흡수 법칙
①A + AB = A ②A+(AㆍB) = A+B
③A + AB = A+B ④Aㆍ(A+B) = A
누승 법칙
A = A 각 진법의 표현
각 진법간의 수의 변환
수의 연산
불 대수
기본 논리 회로의 종류
컴퓨터의 반가산기 만들기
|
|
|
태로 표현하는 것이 나중에 회로를 구현할 때 성능 측면뿐만 아니라 비용면에서도 이득이 된다. 논리식을 간소화하는 방법에는 대수학적 처리방법(Algebraic manipulation), 카노맵(Karnaugh Map)을 이용하는 방법, 도표를 이용하는 방법(Tabulation method)
|
|
|
조합법
1. 일본정부의 농업단체구상
2. 점령 당국의 농업단체구상의 전개
3. 경제과학국(ESS)의 이의 제기
4. 농업협동조합법의 제정 및 제도창설과정에서 보이는 논쟁점
1) 조직형태-전문농협과 종합농협
2) 사업형태-신용사업분리론, 기능
|
|
|
논리식으로 표현하면 K5=C5+S4S3+S4S2 이다. 이 논리식을 이용하여 BCD가산기 회로를 완성하면 그림 7(d)와 같다. 그림에서 위쪽 이진병렬가산기의 출력 값이 10 이상인 경우, 즉 K5=1인 경우에는 아래쪽에 있는 이진병렬가산기의 한쪽 입력에 0110(+6)
|
|
|
논리게이트를 어떻게 구성하는지를 다시한번 확인 할 수 있었고, 아직도 어렵지만 그나마 직접해봄으로써 조금 더 회로구성하는것에 대해 친해질수 있는 기회였던 것 같다.
♠ 참고 자료 ♠
● Pspice로 구현한 부울 대수
▶ 밑의 시뮬레이션을
|
|
|
디지털논리 회로 실습 레포트
1) 4비트 전가산기를 이용하여 8비트 전가산기를 설계하시오. 8비트 전가산기를 이용하여
입력데이터 11010001과 00001100을 가산한 결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수
|
|
|
회로가 여러 가지로 구성이 된다.
표 3-5에서 간략화 된 전가산기를 gate를 사용하여 그림 3-2에 그려라.
※ 이 과정에서 부울대수식을 보면 S의경우는 큰 문제가 없다. 하지만 의 경우 K-map에서 “1”을 어떻게 묶는지에 따라 식이 완전히 달라짐
|
|
메뉴펼치기
