|
게이트를 연결시켜 전달지연(propagation delay)을 얻는 데 이용한다.
A
X
0
1
1
0
(a) (b)
그림5 NOT게이트. (a)표시기호 (b)진리표.
3 사용부품 및 계기
: 직류전원장치, 오실로스코프, SPDT 스위치(2개),
74LS08(Quad 2Input AND GATE), 74LS32 (Quad 2Input OR GATE),
74LS04(Hex
|
|
|
도덕성 파탄났다 경향신문
가족과 측근들이 줄줄이 수사 받는 상황에서 그는 지쳐갔으며 검찰수사 박연차 게이트와 관련된 정관계 인사 수사보다는 노 전 대통령을 과잉표적수사로 압박하고 사실로 확인되지도 않은 의혹을 주어 흠집을 내
|
|
|
것이다. 무엇보다 중요한 것은 내 생각이 있어야 한다는 것이다. 예를 들어 최순실 게이트 사건을 보도 받았을 때 단순히 최순실이 나쁜 사람이구나, 비판해야겠다고 단순하게 생각하는 것보다는 사건이 어떻게 발생했고 어떤 식으로 진행 되
|
|
|
게이트에 Inverter를 추가하여 입력 값이 같은경우에만
참(1)이 출력되는 게이트로 만들었음을 확인할 수 있다.
3.고찰
-이번 실험은 논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로
|
|
|
1
1
0
1
1
1
1
4. 실험 순서
1. 7432 quad 2-입력 OR 게이트와 7486 quad 2-입력 XOR 게이트의 IC 각각에는 4개의 게이트들이 포함되어 있다. Vcc 와 접지를 해당 핀에 연결한 후, 가능한 모든 입력의 조합을 연결하여 7432의 OR 게이트와 7486의 XOR 게이트를 각각
|
|
|
실험 5 보고서
실험목표:
□실험을통하여 OR와 XOR의 진리표 결정.
□펄스 파형을 이용하여 OR와 XOR 논리 게이트 테스트.
□OR와 XOR 게이트를 사용하여 4비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.
□모의 실험용 결함에 대한 보
|
|
|
치
회로실험기
오실로스코프
TTL 7400 (quad 2-input NAND Gate)
- 4개의 정 논리 NAND 게이트가 각각 독립적으로 동작한다. 어느 게이트든 하나 이상의 입력이‘0’상태이 면 출력은‘1’이다. 두 입력 모두‘1’이면 출력은‘0’이다. 14개의 핀을 가
|
|
|
림5-4와 같은 회로를 결선하고 입력 A, B 에 따른 출력 Y를 측정하라.
그림5-4 기본 게이트로 XOR 발생기 구현회로
(3) 그림5-5와 같은 회로를 결선하고 입력 A, B 에 따른 출력 X를 측정하라.
그림5-5 NAND 게이트로 XOR발생기 구현회로
(4) 그림5-6과 같은
|
|
|
IGH일 때 HIGH 출력을 갖는다. 그러나 음의 논리에서는 A, B 두 입력 중 어느 하나만 LOW여도 출력이 LOW가 되므로 이 게이트는 OR 게이트가 된다. 두 게이트에 대해 전기적 신호는 동일하나 논리의 정의에는 차이가 있는 것이다. 액티브-LOW 신호를
|
|
|
개의 입력이 모두 1일때만 1이 나오는 것
표기 : OFF(0), ON(1)
회로표현
그림 . 트랜지스터 회로
③ NOT 게이트
역할 : 단자에 0이 입력되면 결과는 1이 출력되고 1이 입력되면 0이 출력
표기 : OFF(0), ON(1)
회로표현
인버터 효과 : 입력되는 것과
|
|
메뉴펼치기
