|
게이트 중 1개를 선정하여 그림의 Exclusive-OR 게이트 회로를 구성한다. 7486의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀과 2번 핀에 입력신호를 넣고 3번 핀에서 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상
|
|
|
게이트의 진리표를 작성하고, NAND와 NOR게이트개념으로 다른 논리게이트를 구성해보는 실험이다. 1학기 때 배웠던 디지털 공학의 논리게이트를 이용하는 실험인데, NAND게이트의 출력전압을 측정하였는데 NAND게이트의 특성답게 입력값이 모두
|
|
|
게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스트를 하고 이 두 가지 게이트를 이용해서 4비트 2진수의 1의 보수, 2의 보수를 취하는 회로를 구성하고 결함이 발생하였을 때에 회로의 고장을 진단하는가를 봤다. 일단 우
|
|
|
게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5kΩ 정도가 된다.
TTL 게이트에서는 입력의 수를 늘리려면 입력 트랜지스터의 이미터 수를 늘리면 된다.
(a) 입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동
|
|
|
게이트 이므로 최종 출력은 1이 나온다.
- 두 번째의 경우, 처음은 0인데 두 번째 게이트인 AND에서도 0이 되고 마지막 NOT 게이트에서 다시 1이 된다.
- 세 번째의 경우, 처음은 0인데 두 번째 게이트인 AND에서도 0이 되고 마지막 NOT 게이트에서 다
|
|
|
게이트에 대해 알아보고, 박근혜 대통령 하야에 대한 찬반입장에 대해 알아보았다. 박근혜 대통령은 세종시 문제, 2007년 대선 후보 경선 등을 통해 한 번 약속한 것은 반드시 지킨다거나 원칙을 중시한다는 이미지를 얻었다. 2012년 대선에 출
|
|
|
게이트 또는 OR 게이트를 2 입력의 회로로 사용하는 경우 나머
지 한개의 입력은 어떻게 연결해야 하는가 설명하라.
결합법칙 (A+B)+C = A+(B+C) (A*B)C = A(B*C)
(4) 4입력 AND 게이트와 OR 게이트에 대한 진리표를 작성하고 이를 카노 도표로
도시하라.
AN
|
|
|
게이트
2) 블록
◆ sys_var
1.소스
library ieee;
use ieee.std_logic_1164.all;
entity sys_var is
port (a, b, c : in bit;
y_out : out bit);
end sys_var;
architecture sample of sys_var is
begin
process (a, b, c)
variable temp : bit;
begin
temp :=\'1\';
temp :=a and temp;
temp :=b and temp;
temp :=c and te
|
|
|
게이트 7404
AND 게이트 7408
OR 게이트 7432
NAND 게이트 7400
NOR 게이트 7402
XOR 게이트 7486
4.실험절차
(1)디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치(data switch) SW1 과 SW2를 각각 A,B에 연결하고,SW
|
|
|
게이트 전압에 의하여 동작하는 전압구동형 소자이므로 거의 입력전류가 0에 가까우며 따라서 그 앞단 회로의 출력전류와 관계되는 팬아웃 문제를 생각하기 어렵습니다. 이 때문에 일반적으로 CMOS에서는 팬아웃이 무제한이며 하나의 출력 신
|
|
메뉴펼치기
