|
공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. De Morgan의 정리
2. TTL NAND/NOR게이트의 정의와 동작
|
- 페이지 5페이지
- 가격 900원
- 등록일 2004.09.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로를 그릴 수 있다.
그러나 TTL 칩에는 3 input OR 게이트를 가지는 칩이 없으므로 Fig. 13-1은 실제적인 설계라고 보기가 어렵다. 드모르강의 제 1 법칙에 따라서, Fig. 13-1의 OR-AND 회로를 Fig. 13-2와 같은 등가의 NOR-NOR 회로로 대체할 수 있다.
Finding t
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2006.05.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 5
그림 5_1
그림 5_2
Exclusive_OR 게이트를 AND, OR, NOT 게이트를 이용하여 등가 회로를 구성하는 실험이다. 등가회로로 구성한 설계도는 위 그림의 스케메틱 그림과 같다.
PSpice 와 직접 실험을 통해서 위 두개의 회로는 등가회로 임을 증명할
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.04.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2004.10.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
+ A'B' + BCE' + ACDE
A'B'와 ACDE의 consensus 항은 B'CDE이므로
F = A'B' + BCE' + ACDE 이다.
● 함수의 보수
- F' = 함수 : F의 보수
- F의 값을 1은 0으로, 0은 1로 바꿈으로써 구함
- F'는 드모르강 법칙에 의해 구해짐
● 심층 탐구 Pspice 1
● 심층 탐구 Pspice 2
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|