|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
소신호에 대한 임피던스를 감소하게 만들어 주는 것이다.
2.
2.1 이번 실험에서 배운 내용은 무엇인가?
공통 소오스 증폭기에 대해서 알아보았고 이것의 이득은 실험결과 수배-10배정도로 나타났다. 이것은 소자값을 조절해 줌으로써 변동이 가
|
|
|
1. 실험 개요
- [실험11]과 [실험 12]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트
|
|
|
증폭기의 전압이득에 미치는 영향이 작아서 안정된 전압 이득을 얻을 수 있다.
공통드레인 증폭기
소오스 전압이 의 차이를 유지하면서 게이트 전압을 따라간다.
소오스 팔로워(source follower)라고도 한다.
입력전압과 출력전압은 동일한 위
|
|
|
1. 실험 개요
- [실험11]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기를 실험하였다. 이번 실험은 나머지 두 가지 증폭기 구조 중의 하나인 소오스 팔로워에 대한 실험이다. 소오스 팔로워는 출력 임피던스가 작으
|
|
|
공통-소스 증폭기
소신호 등가회로 모델로 대체하면 바이어스 전류 전원이 개방 회로를 대체된다.
증폭기 입력 저항 , 출력 저항 , 그리고 전압 이득 는 다음과 같이 구할 수 있다.
출력 저항 에 을 ∞로 놓음으로써 얻어지는 개방-회로 전압
|
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
|
|
공통 소스 JFET 증폭기
그림 15의 전압 배분기회로의 경우에는
그림 15 FET 증폭기 입력임피던스
▷교류 출력 임피던스
출력측에서 증폭회로를 본 임피던스는 기본적으로 드레인 소스간의 FET 저항과 바이어스저항 에 기인한다. 그림 16의 경우
|
|
|
소오스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전압을 바꾸면 드레인에서 소오스로 흐르는 전류가 바뀌면서 증폭기로 동작할 수 있다. 이 실험에서
|
|
|
공통노드연결, 출력 : 저항연결}
3. 실험기기 및 부품
(1) 다이오드 1N4001 (또는 1N5625), 1N4739A, LED
(2) 저항
(3) 오실로스코프
4. 예비실험
실험 1
(1) PSpice의 다이오드 회로를 <그림 1. 4>와 같이 설정하고 전압 소오스는 0-15V로 변화시키고 다이오
|
|
메뉴펼치기
