|
·실험주제 : 기본 논리게이트 7개를 VHDL로 구현한다.
·실험소스
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY week2 is
PORT ( in_a,in_b:in std_logic;
out_y: out std_logic);
end week2;
ARCHITECTURE week2_arch of week2 is
begin
out_y<=in_a and in_b;
end week2_arch
·실습과정
1. 라이센
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트웨이의 구현과 제어방법, 부산여자대학, 2007
이지혜, 논리회로학습을 위한 학습도구의 설계 및 구현, 경남대학교, 2004
최훈규 외 3명, 게이트 레벨 논리 검증 시스템, 대한전자공학회, 1987 Ⅰ. 논리게이트의 개요
1. 기본적인 논리게
|
- 페이지 8페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.05.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리 연산을 수행함으로써 이 두 가지 이상이 값을 다룰 수 있도록 하는 것보다 회로를 구현하기 쉽고, 신호의 송수신이 오류를 줄일 수 있어, 더욱더 안정된 시스템을 구성할 수 있다. 기본게이트(gate)에는 모든 입력이 1일 때 출력이 1이 되는
|
- 페이지 9페이지
- 가격 6,300원
- 등록일 2015.07.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로의 설계의 실례로 덧셈기(가산기)의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작 이해 및 실제 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다.
2. 논리회로와 단순화
◎ 논리게이트의 조합
조합논리
|
- 페이지 35페이지
- 가격 3,000원
- 등록일 2012.11.01
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|