|
·실험주제 : 기본 논리게이트 7개를 VHDL로 구현한다.
·실험소스
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY week2 is
PORT ( in_a,in_b:in std_logic;
out_y: out std_logic);
end week2;
ARCHITECTURE week2_arch of week2 is
begin
out_y<=in_a and in_b;
end week2_arch
·실습과정
1. 라이센
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리 회로와 순차 논리 회로를 구성하는 데 필수적인 요소로, 이들의 특성과 동작 원리를 이해하는 것이 디지털 시스템 설계의 기초가 된다. 또한, 설계 과정에서 사용된 하드웨어 설명 언어인 VHDL 1. 실험 제목
2. 실험목표
3. 실험 내용
4
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2024.12.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트웨이의 구현과 제어방법, 부산여자대학, 2007
이지혜, 논리회로학습을 위한 학습도구의 설계 및 구현, 경남대학교, 2004
최훈규 외 3명, 게이트 레벨 논리 검증 시스템, 대한전자공학회, 1987 Ⅰ. 논리게이트의 개요
1. 기본적인 논리게
|
- 페이지 8페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
홍익대학교 전전 실험1 기본논리게이트 결과보고서
목차
1. 실험 제목
2. 목적
3. 결과
4. 검토
1. 실험 제목
홍익대학교 전자전기공학과에서 실시한 본 실험의 제목은 '기본 논리게이트의 이해 및 구현'이다. 이 실험은 디지털
|
- 페이지 6페이지
- 가격 3,000원
- 등록일 2024.12.10
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리 게이트의 조합에 의해 이루어지며, 이러한 기초 개념은 보다 복잡한 회로를 설계하고 분석하는 데 필수적이다. 본 실험을 통해 학생들은 AND, OR, NOT 게이트 등의 기본 논리 연산을 실제로 구현하고, 이들 게이트의 특성과 동작을 직접 관
|
- 페이지 13페이지
- 가격 3,000원
- 등록일 2024.12.13
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|