|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
실험은 순조롭게 진행됐으며, 특히 슈미트트리거 회로에서 Hysteresis특성이 무엇보다도 흥미로웠고, noise따른 오차만큼 출력전압도 감소한다는 것도 흥미로웠습니다.
다음주에 실험할 FET실험도 사전에 FET에 대한 철저한 예비 공부와 그에따른
|
|
|
실험이였다.
이 실험을 마지막으로 논리회로 실험이 끝났다. 원하는 결과대로 안 되어 매주 남아서 재 실험하고 하루 종일 예비와 결과레포트를 적었을 때가 엊그제 같은데 벌써 한 학기도 지나갔다.
여지 껏 매 수업마다 수고 해주신 김성호
|
|
|
DMM의 COM단자와 플러그(plug)의 접지단자 사이의 저항을 측정하면 얼마가 되겠는가?
▶ 접지선이 존재한다면 측정 시 저항은 0Ω이 된다.
전자 전기 실험
3월 7일 예비 레포트
- 저항, 전압, 전류의 측정 1. 목적
2. 실험준비물
3. 실험계획서
|
|
|
회로 설계
회로설계를 위한 전압 전류 저항 값
사용되어진 저항
V
U
10V
5mA
2kΩ
560
4.7k
1.2k
470
회로 설계 후 측정한 전압, 전류, 저항값
V Applied
10V
1.99mA
1.984k
실험결론
이번실험은 직렬 및 병렬로 연결된 저항의 성질을 알아보는 실험으로 같은 저
|
|
|
실험4번(Speed) 는 사각파형을 쉽게 만들어 내었고, 회로도 쉽게 구성하였으나, 장비문제로 파형을 얻어내지 못해서 아쉬웠으나 조교님께서 DATA값을 보내주셔서 이해할 수 있었다. CMOS 회로의 전기적 특성
Logic Levels & DC Noise Margins
회로
|
|
|
실험 고찰
1. MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
C 7408)
특징
AND gate 4개
AND gate 진리표
A
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
C
1
0
1
0
1
0
1
0
L1
1
1
0
0
0
0
0
0
L2
1
0
0
0
0
0
0
0
결과
결과 : AND gate는 입력값 중 거짓이 있으면 결과값이 거짓이다.
5. IC NOT gate (TTL IC 7404)
특징
NOT gate 4개
NOT gate 진리표
A
1
0
B
0
1
Inv B
1
0
|
|
|
⑥
10
2.405 mA
4.158 kΩ
⑦
10
1.339 mA
7.468 kΩ
⑧
10
0.819 mA
12.120 kΩ
실험결론
이번실험은 직렬로 연결된 저항의 성질을 알아보는 실험으로 직렬로 연결된 N개의 저항(등가저항Req)은 Req = R₁ + R₂ + ... + Rn 가 성립하는지를 실험해 보았다.
6개의 각기
|
|
메뉴펼치기
