|
0.033[A], -0.267[A}가 나오는 것을 확인 할 수 있었다. 이제 중첩의 원리를 적용하여 위 결과와 일치하는지 확인해 보겠다. 실험 5. 중첩의 정리와 가역 정리
1. 실험진행
A. 중첩의 정리
B. 가역 정리
2. 오차의 원인
3. 확인문제
|
|
|
회로상 어쩔수 없기 때문에 최대한 바늘이 낮은쪽으로 오게끔 한다음 읽는 것이 더 신뢰성 이 높다.
2. 아래의 탄소 저항기의 색 코드를 표시하시오.
(a) 0.27Ω, ⅟₂W, 5% 초록 / 검정 / 은색 / 금색
---> 색코드에 정격은 나오지
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
|
회로를 점검하여, 잘못된 부분을 수정해준다.
고장부위 확산을 막기위함.
Reference
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[오실로스코프 장비 사진]
(http://w
|
|
|
회로로 바꿀 수 있음을 의미한다. 여기서 VTh는 단자 ab의 개방회로의 전압이고는 RTh는 독립 전원은 단락, 독립 전류원은 개방시 단자 ab에서 들여다 본 전체 저항을 말하는 것이다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - Ch.3 BJT의 고
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
|
기초전기전자공학실험
→ 곽경석외 (주)교학사
기초회로실측에기초한전자전기실험
→ 홍순관 도서출판글러벌 직류전원 공급기의 사용법 보고서입니다.
Ⅰ. 목적
Ⅱ. 관계이론
Ⅲ. 실험방법
Ⅳ. 예상실험결과
Ⅴ. 참고문헌
|
|
|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
메뉴펼치기
