|
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3. 실험 후 느낀 점
이론으로만 임피던스와 위상차에 대해 배
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
트랜지스터의 간략화된 구조이다. npn형 구조와 같은 이미터-베이스접합과 컬렉터-베이스접합으로 구성된다는 것을 알 수 있다.
≪ 그 림 ≫ 1.실험목적
2.예비지식
3.준비
4.실험 준비물
5.실험과정
6.PSPICE 실험결과
7.예비점검
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
확인.
마지막으로 다중 증폭단을 갖는 직류 결합 시스템의 바이어스 전압과 전류를 측정하는 것이 이번 실험의 목적임. 요약문 1
실험내용 1
실험결과 7
문제점 및 애로사항 12
설계프로젝트 진행사항 13
결론 13
(별지) 측정 Datasheet 13
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
설계문제 계산값, pspice값을 계산 비교 및 증명 5. 중첩 원리
6. Thevenin / Norton 회로와 DC 전원장치
|
|
|
논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제 논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제
|
|
|
실험이었다. 016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회
|
|
메뉴펼치기
