|
Pspice 시뮬레이션 결과
● Time Domein(Transient)해석
비반전 증폭회로(전압이득=1+R2/R1=10)
시뮬레이션 결과 -상 -하
&
● AC Sweep/Noise 해석
비반전 증폭 회로
Frequency
5. 실험 방법 및 결과
① R1=1㏀, R2=9㏀으로 다음 회로의 비반전 증폭기를 구성한다.
②
|
|
|
전압 이득이 낮지만 주파수가 높아지면 전류가 잘 통과해서 전압 이득이 높아진다. 저역 통과회로는 고역 통과회로와는 반대로 주파수가 낮을 때 전류가 잘 흘러서 전압 이득이 커지게 된다.
결과보고서
<2008 일반전자 공학 실험>
-연산
|
|
|
키르히호프
1) 실험목적
2) 키르히호프의 전압법칙
3) 키르히호프의 전류법칙
4) 회로에서 IT=0.55A , I1=0.25A , I2=0.1A 이면 I3는 얼마인가?
5) 실험방법
6) 실험결과 및 고찰
중첩의 원리
1) 실험목적
2) 실험방법
3) 중첩의 원리 설명
4) 실
|
|
|
기초 실험 한올 출판사 1997
이성필 고성태 박상현 한수용 전기 전자 기초 실험 대영사 1997
http://www.eungok.hs.kr/99/5/sil4.htm 1. 다이오드
(1) n 형 반도체와 p 형 반도체
(2) pn 접합과 정류 회로
(3) 다이오드의 전류 전압 특성
(4) 다이오드의 용
|
|
|
전력은 다음과 같은 식으로 구하여진다.
그리고 이것은 디바이스에서 규정된 PZM보다 작아야만 한다.
( 참고 : PZM이란? 여기서 사용되는 제너다이오드의 최대 소비 전력치 이다.)
§실험 시뮬레이션
1. 접합 다이오드
2. 제너 다이오드
|
|
|
초래할 수 있음).
4. 예상 결과
저항 값은 일정하게 나오지 않고, 각 저항의 허용오차범위 내에서 값이 계속 변할 것이다.
5. 참고문헌
전자전자기초실험 / 대한전자공학회 1. 실험목적
2. 실험 이론
3. 실험 방법
4. 예상 결과
5. 참고문헌
|
|
|
30
5.121
1.759
60
5.948
0.1035
부하선 이득 측정
동작점
콜렉터 전류이득 (Ic/IB)
콜렉터 전압이득(VcE/VEB)
Q1 (10uA)
170.2
13.0802
Q2 (20uA)
173.1
7.4989
Q3 (30uA)
170.7
2.5552
Q4 (60uA)
99.1333
0.1491 1. 실험 목적
2. 실험 이론
3. 실험 방법
PSPICE 시뮬레이션
|
|
|
회로구성을 디코딩하고 검토해서 설험목적에 성공할 수 있었다. 이번 실험으로 어떤 과제가 주어졌을 때 처음으로 설계부터 회로구성까지 직접 머릿속으로 고민하고 손으로 소스를 짜고 인두로 완성하기까지의 과정을 모두 다 스스로 하고
|
|
|
전류가 흐르고 다이오드 전압 만큼의 전압이 걸린다. 이때 두 다이오드는 병렬연결이므로 에서의 전압은 이다. 실험 결과 5.41V로 약간의 오차가 있음을 알 수 있다.
5. 고찰 및 토론
이번 실험은 다이오드로 회로를 구성하여 다이오드의 특성에
|
|
|
설정해야 한다. 만일 을 만족한다면, ZL에서 소모되는 전력 PL의 크기는 이 된다. 하지만 이때 PL값은 purely resistive한 경우, RL=RTH인 경우 최대가 된다. 따라서 PL이 최대값이 되기 위해서는 를 만족해야만 한다. 1. 실험 목적
2. 실험
|
|
메뉴펼치기
