|
위한 코드*********************
-- ************************ 1의 자리 카운터*****************************************
--*********************1의자리 디코더***************************
--************************************10의 자리 디코더**********************
4. 토의 및 분석
|
|
|
is
port(a, b, bi : in std_logic;
di, bo : out std_logic);
end full_sub;
architecture behav of full_sub is
begin
process (a, b, bi)
begin
di <= a xor b xor bi;
bo <= ((not a) and b) or ((not a) and bi) or (b and bi);
end process;
end behav;
[실험7] => 순차회로
■ Decoder 4 to 16
■ Ring Count
|
|
|
60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
(6) 리플캐리 감산 16진 카운터를 설계하라.
(7) <그림 19.13> 회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고 기본 ring 계수기
|
|
메뉴펼치기
