|
OP-AMP
4. 실험 진행
A. 반전증폭기
(1) 그림은 1은 그림2를 실제 OP-AMP IC와 맵핑시킨 그림이다. 핀 번호에 주의하여 회로를 꾸며라.(, )
(2) 741에 전원을 공급하고, 입력단에 의 정현파를 인가할 때 출력 파형을 오실로스코프를 이용하여 확인하라.
|
|
|
회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 연산증폭기의 입력저항은 무한대이므로 입력
|
|
|
실험에서 저항 과 의 비율을 적절히 조절하면 수천 배 이상의 증폭도 가능하다. 만약 1V 를 입력하면 1000배 증폭되어 1000V의 출력이 나타날까?(OP-AMP는 이상적으로는 무한대의 증폭율을 가진다.) 만약 그렇지 않다면 이유를 설명하라.
--------------
|
|
|
실험방법 및 순서 48
6. Simulation 50
7. 실험 결과 53
실험 6. 차동증폭기 55
1. 실험 목적 55
2. 기초이론 55
3. 실험기자재 및 부품 62
4. 실험방법 및 순서 62
5. Simulation 65
6. 실험 결과 67
실험 7. Op-Amp 기본 회로 69
1. 실험 목적 69
|
|
|
|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
|
2. 결과 분석
이번 실험은 OP-AMP의 특성을 이용하여 비교기를 구성해 본 실험이었다. 실험간 오차가 크게 발생한 부분은 없었다. 하지만 오차가 작다고 할 수 없는 부분도 있었기에 오차의 원인에 대해 분석해보자.
|
|
|
않기 때문이다. 공급전압에 근접하게 나오게 만든 OP-AMP가 있는데 RAIL-TO-RAIL OP-AMP라는 것이 있다. 그러나 이런 OP-AMP도 출력전압이 절대로 공급전압보다 높게 나올 수는 없다. 1. 실험진행 및 결과
2. 고찰
3. 확인문제 및 실험의 응용
|
|
|
1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행방법
|
|
|
실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ……………………………………… 69
2. 기초이론 ……………………………………… 69
3. 예비 보고서 …………
|
|
|
1. 실험 목적
2. 실험 장치
3. 실험 이론
4. 실험 절차
5. 참고 문헌
|
|
메뉴펼치기
