|
AND gate
3-input AND gate
AND GATE 구성
Boolean ep. of 3-input AND Gate
TRUTH TABLE OF 3 INPUT AND GATE
3-INPUT OR , NAND , NOR GATE
OR GATE 구성
NAND GATE 구성
NOR GATE 구성
De Morgan's theorem을 증명하고 설명
XOR gate의 입출력 값을 측정
각각 회로의
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
2. Data sheet 1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
B. Discussion
6. Analysis
7. Con
|
|
|
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B\'C\'+A\'B\'D = B\'(C\'+A\'D) = B+(C\'+A\'D)\' = B+(C(A\'D)\') = B+(C(A+D\'))
동일하고, NOT 게이트는 OR 게이트의 1/2의 가격이다.
(다) (나)에서 구한 논리도를 2 입력 NAND 게이트만
|
|
|
AND 게이트:6개
OR 게이트:1
NOT:4개
입력:18+6+4=28 =>>6+1+4+28=39이다
4.14 그림4.26 의 논리 회로를 NAND 게이트만을 사용하여 실현 하라.
==>> 4장 연습문제
4.2 함수 f(X1,X2,X3)=m(1,4,7)+D(2,5)에 대하여 문제4,1을 반복하여라.
3입력 카르노 맵 으로
|
|
|
게이트를 이용해서 패리티 확인회로(k)를 구성하고 절차 (1)을 반복하여 표 4에 기록한다.
(8)7404 NOT 게이트를 이용해서 회로도 (1)을 구성하고 스위치 S을 A에 연결 한 후, S을 0과 1에 두고 ~ 의 논리상태를 측정하여 표 5에 기록하고, 오실로스코
|
|
|
논리작용의 기초
1. 목적
2. 참고 사항
디지탈 논리의 기초
* 논리레벨 만들기
버퍼
인버터
AND 게이트
OR 게이트
3.참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
1) 부울 대수의 기본 정의
2) 논리회로의 부울 방정식
3
|
|
|
논리회로를 먼저 살펴본다. 이론적으로 모든 조합논리회로는 AND, OR, NOT 의 3가지의 논리 게이트를 이용하여 구성할 수 있다. 그리고, 이들을 조합하여 생성한 NAND, NOR, XOR, XNOR 등의 논리 게이트가 존재한다. 조합논리회로를 이해하기 위해서는
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239 1. 실험 목적
2. 질문
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) XOR 게이트
|
|
|
게이트로, 입력된 신호가 모두 1일 때만 0이 출력되고, 그 이외에는 1이 출력된다. 논리식은 이고, 진리표와 회로도는 다음과 같다.
X
Y
F
0
0
1
0
1
1
1
0
1
1
1
0
2) 2변수, 3변수 입력을 가진 논리식
불대수식에서 기본식은 AND, OR, NOT을 이용하여 표현
|
|
메뉴펼치기
