|
논리 회로의 설계에 적용한다.
① 논리 회로가 주어지면, 그것의 쌍대성 회로(dual circuit)를 다음과 같은 방법으로 찾을 수 있다.
- 모든 AND 게이트를 OR 게이트로 바꾼다.
- 모든 OR 게이트를 AND 게이트로 바꾼다.
- 모든 입, 출력 신호를 반전시킨
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
회로도
6. 실험 절차
(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR
을 0->1로 하여 모든 플립플롭들을 해제 (clear)시키고 CLK에 클럭 펄스를
하나씩 트리거 시키면서 의 논리 상태를 측정하여 표 1(a)에 기록한
다
|
|
|
논리도를 그리시오.
F=(A’+B’)(B’+C)(A+B+C’)
7) 5)번의 논리도를 NAND 게이트로 이용하여 구성하시오.
F=(A’+B)(B+C)(A+B’+C’)
8) 6)의 논리도를 NOR 게이트로 구성하시오.
F=AB+BC’+A’B’C
4. 다음 회로의 진리표를 작성하시오.
진리표
A
B
C
C’
AB
BC’
A
|
|
|
NOT
(2) AND 게이트
(3) OR 게이트
3) 브레드보드 원리
4) Karnauh MAP
3. 4-입력 7-Segment 표시 설계
- p.9
1) 설계주제 및 스펙
(1) 설계주제
(2) 스펙
2) 진리표
3) 카르노맵
4) 쿼터스를 이용한 회로도 작성
|
|
|
OR한 다음 부정한 것은 두 신호를 각각 부정한 다음 AND한 것과 같다"는 것을 알 수 있다. 위의 항등식을 다음 진리표를 이용하여 증명해 본다 1. 실험목적
2. 실험이론
(1)NAND 게이트의 변환
(2) NOB 게이트의 변환
3. 실험방법
예비고찰
|
|
|
논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는것 같은 기분이다. 한 학기 동안 정말 평생동안 잊지못할 작업을 한 것 같다. 1. 작품
|
|
|
논리회로인 OR, AND, NOT, NAND, NOR 게이트에 대한 기본논리 동작을 간단한 실험을 통해 알아보는 시간이었다.
TTL-logic이란 제목으로는 생소해서 실험이 잘될지 의문이 되었는데 실험시간에 AND, OR, NOT같은 것을 보면서 현재 배우고 있는 전산학 및
|
|
|
회로를 AND게이트와 OR게이트로 먼저 구현하고 나서 출력에서부터 시작하여 OR입력과 AND출력 사이의 각 경로에 이중인버터를 추가한다.
여기서 NAND연산은 AND연산의 NOT이며 그 진리값은 다음과 같다.
NAND연산 진리표
A
B
A*B
bar { A*B }
0
0
0
1
0
1
0
|
|
|
논리 대수라고도 한다. 이 불 대수는 논리 회로를 다루는데 편리한 도구로 이용되고 있으며, 컴퓨터의 논리회로 분야에서 널리 이용되고 있다.
불 대수에서 기본적으로 취급하는 기본적인 연산에는
논리곱(AND)
논리합(OR)
논리부정(NOT)
등이
|
|
메뉴펼치기
