|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
AND한 결과의 부정은 각각의 변수의 부정들을
OR한 것과 같다는 것을 의미한다.
진리표를 이용하여 두 정리를 증명하면 다음과 같다.
또한 두 정리를 등가 게이트를 이용하여 표현하면, 다음그림과 같다. 1. 기본 논리식
2. 논리대수의 기
|
|
|
논리곱은 0이라는 것을 알 수 있다. 두 번째 실험의 경우 결과값은 입력값과 같은 값으로 출력된다. 이 결과를 통해 1과 논리곱연산을 수행하면 그 자신이 출력된다는 점을 알 수있다.
실험회로6
교환법칙
1) 실험과정
A·B=B·A
2) 실험결과
이 실
|
|
|
회로는 인버터와 매우 유사한 논리기호를 사용한다. 그러나, 인버터와는 달리, 버퍼는 입력의 논리레벨을 반전시키지 않는다.
4. NAND 게이트
AND 게이트에 INVERTER를 결합시킨 회로로서,NOT의 N자와 AND를 합하여 NAND라는 이름을 붙였다, 입력신호
|
|
|
반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정이 된다.
입력
출력
G
A
Y
0
0
1
0
1
0
1
X
Hi-z
입력
출력
G
A
Y
0
0
0
0
1
1
1
X
Hi-z
|
|
|
게이트를 설계하라.
[3](a)VIH=4V , VOH=4.5V, VIL=1V ,VOL=0.3, VDD=5V 일 때 잡음여유 NHH 와 NML을 구하라.
[4]그림 3.66과 같은 형태의 그림을 이용하여 f (X1X2X3)=m(0, 1, 2, 4, 7)을 구현하기 위해 프로그램된 PLA 의 그림을 그려라. PLA 는 입력 X1X2X3 곱의항에 P
|
|
|
논리 기호로 표현될 수 있기 때문에 논리 네트워크의 분석을 가능케 한다. 위 두 가지 형태의 기호 모두 이번 실험에서 사용된다.
AND, OR 및 반전 함수와 더불어 두 개의 또 다른 기본 게이트들도 논리 설계자들에게 매우 중요하다. 이들은 NAND
|
|
|
회로에는 유용하게 쓰일수 있다.
RTL
DTL
TTL
ECL
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분류
high
fai
|
|
|
게이트는 배타적 논리합으로 둘 중 하나라는 식으로 동작하는데, 두 개의 입력 중 홀수개의 1이 입력이 된 경우 출력이 1, 짝수 개의 1또는 0이 입력된 경우 출력이 0이다.
3. 참고문헌
1) 논리회로, 임황빈, 2011
2) 디지털공학개론, 평생교육원&nbs
|
|
|
논리적 회로(AND gate)
2)논리합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND
|
|
메뉴펼치기
