|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
디지털 논리 회로 <연학사> - 김상진외 저 2001. 8.
디지털공학 「이론 및 PLD 실습」<사이텍미디어> - 권장우 공역 2001.
디지털 공학 <웅보> - 김학련외 저 2003. 2. ◎ 카르노 맵(Karnaugh Map)
제1. 불 함수(Boolean Algebra)
|
|
|
실험이 마무리가 되었고, 이번 텀 프로젝트를 통해 전자공학을 배우는 학생으로서 전자공학의 지식을 바탕으로 만드는 것의 즐거움을 깨달을 수 있었던 것 같다. 앞으로도 열심히 배워나가겠다. 마지막으로 한 학기 동안 교수님, 조교님 모두
|
|
|
회로의 와이어를 조정하였더니 정확한 파형이 나왔다. 파형을 그릴때는 STOP을 시켜놓아 쉽게 보았다.
이번 실험으로 한번의 클럭으로 4개의 일정한 간격으로 다른 출력을 낼 수 있었다. 이것을 이용하면 일정한 시간간격으로 작동하는 무언
|
|
|
회로상의 파형과 시간에 따른 연속적인 변화량을 볼 수 있으므로 DMM과 같이 쓴다면 교육적 효과가 더 커질 것을 생각된다.
어쨌든, 이런저런 일들로 무사히 마친 이번 실험은 정말 힘들었지만, 회로동작에 있어서 예상치 못한 오류가 발생할
|
|
|
회로 결선하라.
그림1-6 OR 게이트 회로 결선
(3) NOT 게이트
- 그림1-7과 같은 NOT 게이트 회로 결선하라.
그림1-7 NOT 게이트 회로 결선
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重
|
|
|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.125 ~ p.136
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.288 ~ p.293
④ http://blog.naver.com/jinaur?Redirect=Log&logNo=150009035765 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및
|
|
|
회로를 만들어 보았다.
Input
Output
xa
xb
y0
y1
y2
y3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
4. 실험에 필요한 이론
(1) 실험에 사용할 소자들의 Data Sheet
(2) 논리연산게이트
디지털 컴퓨터는 각 부품의 전기, 자기 특성상, 2개의 상태만을 표현하는 방법
|
|
|
UT SIGNAL circuit block는 고정된 high와 low 신호의 두 출력을 공급한다.
.회로판에서 논리 회로는 DIP와 IC package를 포함한다.
EXERCISE 1-2 Connecting the Digital Logic Circuit
EXERCISE OBJECTIVE
디지털 논리회로를 연결하고 입력과 출력을 관찰하라.
DISCUSSION
.tow-post
|
|
|
회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관
|
|
메뉴펼치기
