|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
|
우 4[0100]+5[0101]
[3] 회로의 정상적인 동작
1) 출력이 20 이상인 경우 [1111]+[0101]
다음은 각 입력의 합이 20이상인 경우를 나타낸 것이다.
위와 같이 입력이 15[1111], 5[0101]이고 그 합은 20[1 1010]이다.
하지만 Active Identy의 Led가 ON된 상태이다. 즉, 합이
|
|
|
실험 2. 논리회로의 간략화 결과 레포트
(a) NOT 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
Y
0
1
1
0
(b) AND 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
(c) OR 게이트
PSPICE 시뮬레이션 결과
*실험결과*
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
(d) NO
|
|
|
실험에서 5V를 입력할 경우 동작하지 않고, 0V(GND)일 경우 7 Segment가 모두 점등되어 8자가 나온다. 1. 논리게이트
2. 디지털 집적회로
3. 7 Segment
!!<결과레포트>!!
1. 목적
2. 이론
3. 사용기기 및 부품
4. 도면
5. 실험 및 실험결과
6. 고찰
|
|
|
1C1, 1C2, 1C3의 값이 출력되는
4 to 1 MUX회로의 동작을 실험값과 FPGA동작 검증을 통해 확인할수 있었다.
두 번째 실험은 딥스위치에서 0~9까지를 입력함에 따라 7-segment LED의 숫자
를 확인하는 실험 이었다. 처음에는 예비레포트의 회로도와 시뮬레
|
|
|
0
0
0
1
0
1
논리 함수 : A B
K-map을 참고 해서 논리 회로 제작
반가산기 논리 회로
2. 전가산기
진리표 작성
X
Y
Z
C
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
k-map 작성
가) 합 (S)
X YZ
00
01
11
10
0
0
1
0
1
1
1
0
1
0
논리 함수 :X Z' Y' + X'
|
|
|
1C1, 1C2, 1C3의 값이 출력되는
4 to 1 MUX회로의 동작을 실험값과 FPGA동작 검증을 통해 확인할수 있었다.
두 번째 실험은 딥스위치에서 0~9까지를 입력함에 따라 7-segment LED의 숫자
를 확인하는 실험 이었다. 처음에는 예비레포트의 회로도와 시뮬레
|
|
|
실험이 되었을 것 같다. 실험1. 오실로스코프
1. 실험목적
2. 오실로스코프
3. 실험절차
4. 실험결과 그래프
5. 결과 및 고찰
실험2. 신호발생기
1. 실험목적
2. 함수발생기
3. 실험절차
4. 실험결과 그래프
5. 결과 및 고찰
5. 결과 및
|
|
|
13번 핀인 것이 특징이다.
- D 플립플롭은 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.
4. PSpice 시뮬레이션 회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험
|
|
|
10) 첨단경영정보론 : 디지털 융합과 신지식 창조, 형성출판사
김광남 외(2009) 정보화 사회의 경영학, 한올
김종현(2005) 컴퓨터구조론, 생능
정병태 외(2002) 논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000)
|
|
메뉴펼치기
