|
실험을 하는데 있어서 중요한 부분이다. 회로도를 설계하는 것이 끝이 아니라 그 외의 많은 복합적인 요소들에서도 많은 깨달음이 있었던 첫 프로젝트였다. 두 번째 프로젝트에서는 좀 더 완벽한 실험을 해 보이겠다.
논리회로실험 및 설계
|
|
|
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y0
Y1
Y2
Y3
S1
S0
X
X
H
X
X
X
X
0
0
L
0
1
1
1
0
1
L
1
0
1
1
1
0
L
1
1
0
1
1
1
L
1
1
1
0
실험5) JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여
|
|
|
전기 설계 공학
실험목표
╋━━━━━━━━━━───────
• 시퀀스 제어회로에 대한 이해
• 시퀀스회로와 디지털논리회로에 관한 관계 이해
• 시퀀스 제어회로를 디지털논리회로로 구현
- 퀴즈부저, 분
|
|
|
실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표3과 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 11
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
회로도
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
3. 팀 구성 및 역할 분담
․ ․ ․ ․ ․ ․ ․ ․ ․ ․
|
|
|
회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
3(010)
4(011)
5(012)
6(020)
7(021)
8(022)
9(100)
4. TROUBLE SHOOTING
문제점
해결방안
회로의 복잡함으로 인한 가격,실용성 문제
☞ 더 간단한 회로를 구성
|
|
|
논리 시뮬레이션, 한국정보과학회, 1987
박태진 외 1 명, 전력절감을 위한 분산 내장형 게이트웨이의 구현과 제어방법, 부산여자대학, 2007
이지혜, 논리회로학습을 위한 학습도구의 설계 및 구현, 경남대학교, 2004
최훈규 외 3명, 게이트 레벨
|
|
|
논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
<진리표>
실험 2-1 과 같이 XOR 연산자는 두 bit가 서로 같으면 0이 되고,
|
|
메뉴펼치기
