|
논리를 체계적으로 습득했습니다. 저는 해당 과목에서 A+ 성적을 받았고, 추가적으로 졸업설계 과제를 통해 직접 회로 기반의 충방전 시뮬레이션을 설계한 바 있습니다. 단순히 작동 원리를 이해하는 것에 그치
....
3. 다른 사람들과 함께
|
|
|
디코더
D1, D2, D3, D4에 따라 다시 게임 하는 사람에게 돌아오는 진동의 종류 Y1, Y0 인코더
보고서를 쓰면서 한주간 계속 생각해 보았는데 솔직히 잘 모르겠습니다. 이 회로가 어디에 응용되어 쓰이는지 교수님께서 다음 수업시간에 말씀해 주셨
|
|
|
6-4.
DTMF Detecting
6-5.
DTMF Decoder
6-6.
제어 회로 part
6-7.
Interface 회로 part
6-8.
Sensor 회로 part
6-9.
구동 회로 part
6-10.
회로 전체의 모습
제 7 장
결 론
7-1.
졸업작품 수행 과정
7-2.
작품 완성
7-3.
맺음말
7-4.
참고문헌
|
|
|
실험원리
○ 동기식 카운터와 비동기식 카운터의 차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계수기
○ 7진 리플 카운터 설계
○ 10진 리플
|
|
|
실험용 불휘발성 메모리 담당 수석 매니저 빌 갤러거는 말했다.
IBM에서는 MRAM(Magnetoresistive Random Access Memory) 기술에서
STT-RAM(spin torque transfer RAM)’ 기술로 관심을 옮겼다. TDK와 제휴하고, STT-RAM의 개발을 진행하였다. STT-RAM은 미세한 자석에 일
|
|
|
회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된다.) variable을 이용해서 코딩을 할 수 있다. variable은 signal과 비슷하지만 scheduling을 하지 않는다는 점에서 차이점을 보인다. 실제 Kit를 사용해서 설계한 회로를 실험
|
|
|
실험할 것이며 분주회로를 통해 클럭의 주파수를 줄일 것이다.
실제 클럭은 4MHz 가 들어오고 이를 1Hz로 줄일 것이다. (20000000번 카운트 된 후에 clk_d가 1이 한번 되도록 설계)
pin table은 아래와 같다.
port
pin
clk
p79
reset
p205
dir
p12
mode(1:0)
p15, p16
q(7:0
|
|
|
논리회로에서의 설계는 조합논리회로와 순서논리회로를 사용한 설계로 나눌수 있습니다. Vending Machine과 같이 조합논리회로를 사용해서는 표현하지 못하거나 어려운 부분을 순서논리회로를 사용하여 표현하면 보다 정확하게 표현이 가능했
|
|
|
설계하도록 하는 프로젝트였다. 상태도는 수업 시간에 배운 부분으로 충분히 파악 가능하여 쉽게 그려내었으나 이를 코딩 하는 것은 순전히 별개의 문제였고 빈 공간만 코딩한다고 하더라도 그 양이 많고 파악할 부분이 있었으며 KIT로 실험
|
|
|
실험을 마치기 위한 출력은 비록 s가 1000일 때인 a값이 그대로 출력되는 것 뿐이었지만 다른 출력값을 확인해 보기 위해서 여러 가지 s 값을 시도하였고 아쉽게도 7segments는 제대로 구현되지 못했지만 led상에서는 제대로 작동하고 있어 의미가
|
|
메뉴펼치기
