|
3비트와 2비트의 곱을 NAND GATE와 NOT GATE만을 이용해 7-SEGMENT에 표현 1. 설계 목적
2. 회로도
3 . 제작사진
4. 문제점 및 해결방법
5. 비용,역할 분담 및 제작 일정
|
|
|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
3장 연습문제풀이 3장 연습문제 풀이
|
|
|
말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기카운터종류
-2비트 2진
-3비트 2진
-BCD 10진
설계절차
카운터 응용
|
|
|
실험 1 : DMM을 이용한 소자 값 측정
소자
규격
측정 값
저항
1k
1.003k
2k
1.9576k
3.7k
3.857k
7.5k
7.52k
10k
9.96k
10k
10.008k
10k
9.982k
10k
9.987k
4k과 8k 저항이 없어 3.7k과 7.5k으로 대체하였다.
■ 실험 2 : ELVIS II를 이용해서 연산증폭기의 A/D 변환기 회로 측정
1)
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
28 uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
■ 모의실험회로 1-2 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
28.422
|
|
|
론
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00
|
|
|
결과 보고서
실험 제목: 다이오드 응용 회로 I
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험1 : DMM 이용한 소자 값 측정
1. DMM을 이용한 다이오드 전압
소자
규격
측정 값
순방향
역방향
다이오드
1N4004
0.475V
OPEN
1N4004
0.476V
OPEN
1N4004
0.471V
OPEN
1N4004
0.473V
OP
|
|
|
회로의 이득이며, 은 폐루프 임계주파수라면, 다음 식이 성립한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 반전 증폭기 회로(시간영역)
- 모의실험 결과 그래프 및 표 :
[dB]
임계주파수
GBP
1
1
|
|
|
정값에 대한 설명이 필요.
2 설계 회로도
3 설계 결과 그래프
주파수 20Hz
주파수 2000Hz
주파수 20000Hz
4 설계 사양과 비교
항목
설계 결과(시뮬레이션)
비교
주파수
f = 20 Hz
전압 이득
Av 최대값
Vin(pp) = 0.007V
Vout(pp)=0.985V
Av = 140
전력이득 =43dB
출력
|
|
메뉴펼치기
