|
실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth tab
|
|
|
저항을 앞에 달아주면 괜찮을 것 같았다. 다음실험에는 미리 회로구성과 핀번호같은 것을 충분히 숙지하고 실험에 임해야겠다. 디지털 공학 실험
6장 가산기와 ALU 그리고 조합논리회로 응용
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
0
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
설계/제작/실험 방법
실험의 첫 번째 단계는 중량(측정 매체 무게)을 스트레인게이지에 작용시키는 방법을 결정하는 것이다. 이는 외팔보에 게이지를 부착시킴으로써 달성될 수 있다.
그 다음에는 WBC 회로 설계도를 보고 표준 Breadboard에 저항
|
|
|
실험 1(a)과 (b)에서, Y는 A와 같고 Y 열에는 A가 들어간다. 실험 2(a)와 2(c)에서 Y는 항상 1과 같다. Y 열에는 1이 들어간다.
(b) 실험에 의해 증명된 표 2-13의 각 행의 입력 A와 출력 B사이의 관계를 부울식으로 표현하시오. 이 식은 논리 다이어그램
|
|
|
논리 함수식 (위의 두 가지 식)을 동시에 구할 수 있는 반감산기는그림 4-21과 같이 설계할 수 있습니다.
그림 4-21 반감산기
(4) 전감산기
전감산기(FS : full subtracter) : 두 자리 이상의 2진수를 계산할 수 있는 회로입니다.
입력 변수를 피감수는 A,
|
|
|
, 주의를 더 산만하게 할 수도 있다. 그러므로 이를 활용하되, 너무 의존한 수업전개는 가급적 지양한다. Ⅰ. 교과 개관 -------------------------- 2
Ⅱ. 본시 학습 단원 ---------------------- 3
Ⅲ. 본시 교수(디지털 논리회로) 학습 지도안 --- 5
|
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
|
|
실험은 결과를 미리 알고 있었기 때문에 빨리 끝낼 수 있었던 실험이었다. IC패키지가 어떤 게이트를 가지고 있고, Slide switch와 LED 회로연결을 이해만 했다면 쉽게 알아낼 수 있었던 결과였다. 1. 실험 목적
2. 자료 조사
3. 실험
1) 조건
|
|
메뉴펼치기
