|
회로는 열을 많이 가하게 되면 트랜지스터가 손상을 입기 쉽다. 그러므로 트랜지스터가 넓은 범위의 온도에서 적당하고 안전하게 동작하기 위해선 회로설계를 3번 회로나 4번 회로를 사용하는 것이 훨씬 좋다는 것을 알 수 있다.
- 이번 실험
|
|
|
실험과정 Pspice로 구현
실험과정 A1∼5
실험과정 B1∼7
변수 VR은 가변저항으로 0.1∼10㏀ 이다.
우리가 알고 이론으로 알고 있듯이, 일 때 은 최대 전력전송이 일어난다.
실험 22. 망로(網路)전류를 이용한 회로해석
1. 실험 목적
(1) 선형회로의 의
|
|
|
논리
begin
case(current_state)
ZfZ:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfZ:begin
if(sequence_in==1)
next_state = OfO;
else
next_state = ZfO;
end
ZfO:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfO:begin
if(sequence_in==1)
next_state = Of
|
|
|
실험시간에 말씀해 주셨지만, 우리조가 얻은 출력은 D = 0 일 때 1 1 1 1, 그 후에는 1 1 1 0, 1 0 0 0 , 0 0 0 0 이었다. 회로 체결을 여러 번 반복하였고, 몇 번이고 확인했음에도 칠판에 써주신 출력 과 다른 출력이 나온 것은 소자의 문제로 생각된다.
|
|
|
< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >
< 목 적 >
D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.
< 실험 과정 및 결과 >
(1) D/A converter
1) 그림 4의 회로를 구성한다.
<그림 4. D/A converter - Decade BCD>
2) S
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
|
|
실험과정에서 주의할 점은 데이터의 초기화와이다. 실험을 하기 전에 접지를 시켜 초기화를 시켜주어야 하고 실험내용에 있는 선택스위치를 GND에 연결할 때 제대로 해주어야 한다. 특히 실험1에서는 회로의 구성이 복잡하기 때문에 회로를
|
|
|
회로에서는 A를 제거하여도 결과에 지장을 주지 않았다.
세 번째 실험에서는 10진 디코더를 갖춘 BCD 카운터를 만들어 보았다. 7490 BCD counter 와 7442 ic 칩을 사용해서 회로를 구성한 뒤 Clock을 주고 결과를 살펴보았다. 7442 ic 칩은 4개의 입력을 받
|
|
|
클리어 시킨 다음에 1의 값을 주어야한다. 또 각 소자들의 Pin 번호의 기능을 제대로 파악하여 회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결
|
|
메뉴펼치기
