|
회로에서 주파수를 증가시켰을 때 어떤 결과를 갖는지 관찰할 수 있다.
실험 (3) <그림 20. 4 (a)>
Vg: 붉은색 VR: 초록색
(4)<그림 20(a)> RLC 병렬 회로 (C = 0.01[])를 구성하고 중심 주파수가 20.55 [kHz]인 대역 저지필터를
설계하라. (저항과 인
|
|
|
설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
계획서에서 설계한 회로와 예상한 파형은 결과와 거의 일치하였다. 저감쇠, 임계감쇠, 과감쇠의 파형을 측정하는 실험에서 측정된 값들은 비록
|
|
|
설계 실습 계획
3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다. (10MΩ정도.) DMM의 내부저항을 측정하는 방법을 설계하여 제출하라
① 의 값과 22MΩ의 값을 측정한다.
② 위 회로도처럼 전압측정 mo
|
|
|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 \"lastalu\"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과
|
|
|
|
실험은 우리가 배우는 이론들에 대한 확신을 가질 수 있게 해줄 것이고, 이론을 회로에 적용하는 방법을 천천히 배워나갈 수 있을 것이다.
Ⅱ. 설계실습내용 및 분석
4.1 3.1의 설계를 기반으로 하여 DMM을 저항측정 mode에 놓고 측정범위
|
|
|
회로를 설계하여 시정수를 측정하였다. 시계를 이용하여 시정수를 측정하는 실험에서는 DMM의 내부저항 R=22MΩ과 커패시터 C=2.154μF를 사용하여 회로를 설계해 시정수를 측정하였다. 이때 DMM은 전압측정 mode로 하여 측정하였다. 계산치와 이론
|
|
|
출력되는 것을 볼 수 있었다.
따라서 실제 회로를 구성할 때 가변커패시터의 값을 발진이 잘 일어나도록 조절해야하는 것이 중요할 것으로 생각된다. 1. 실험 목적
2. 기초 이론
3. 예비 과제
4. 실험 절차 - PSpice 시뮬레이션
5. 설계
|
|
|
설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
회로 설계도 쉬웠고 예비보고서에서 예상한 파형과 실제 파형들이 거의 일치하여서 금방 끝낼 수 있었다. 이번 실험은 실험할 때보다 보고서 작
|
|
|
실험(1)을 반복하라.
⇒ 세 번째 실험은 Z가 저항과 커패시터가 직렬연결 되어있는 회로이다.
시간차 = 약 2.5ms, 위상차 = 시간차/주기 X 360 = 2.5/100*360 = 90으로 위상차는 90이고,
역률 cosθ는 cos(90) = 0 이다.
설계 및 고찰
<그림 22.10> 회로의 유
|
|
|
실험에서 개인적으로 얻어낸 소득이 있다고 한다면 회로도 구성 방법인데, 이번 실험에서는 지난 실험에서 교수님이 몸소 보여주셨던 빵판 설계 비법을 한 번 그대로 따라해 보았다. 그런데 실수의 확률도 적어졌고, 무엇보다도 설계한 회로
|
|
메뉴펼치기
