|
주파수 대역을 고려하고 설계를 했었어야 했던 것이다. 그리하여 OPAMP를 가지고한 회로에서는 우리가 원하던 값을 얻지 못했던 것이다.
이번에 이 프로젝트를 하게 되면서 우리가 알게 된 사실은 신호의 복원이다. 샘플링을 통해 디지털 신호
|
|
|
주파수 즉, 저 위상각에서는 값들이 거의 비슷했지만 175˚(고주파수)에서는 실험오차가 있었다. 위에서 언급한 바와 같이 DSO의 낮은 값에서 출력전압 측정한계 때문이다. 실험목적
기본이론
실험회로
사용기기 및 재료
실험순서 및 결
|
|
|
이론(파형도)과 같이 출력값이 나온다는 걸 알 수 있었다.
→ 주파수를 높이면 단위 시간당 뛰는 펄스의 양이 많아지므로 너무높은 주파수에서는 정확한 실험값이 나오지 않을 확률이 높을것이라는 예측을 해보았다. 이는 계측장비나 실험장
|
|
|
논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3. 실험 방법
4.
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.109 ~ p.111
④ http://kin.naver.com/db/detail.php?d1id=11&dir_id=110215&eid=ueOG5dYR+Wnamc9xrJfciRPlbCP//J/o&qb=us6/77TrvPa29T8= 1. 목적
2. 이론
3. 사용기기 및
|
|
|
주파수 범위를 더욱 확대하려면 2개의 R을 똑같이 계단적으로 변화시킨다.
[그림 3] Wien bridge 발진기
3. 참고 자료
논리회로실험 (정용진·이원석·신평호) 생능출판사
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 미적분 회로
1. 목적
|
|
|
1
1
0
1
0
1
0
실험3) 다음 회로도를 구성하고, 표를 완성하시오.
실험3 회로도
실험3 시뮬레이션
실험4) 다음 회로도를 구성하고, 표를 완성하시오.
실험4 회로도
실험4 시뮬레이션 1. 실험목표
2. 관련이론
3. 데이터 시트
4. PSpice 시뮬레이션
|
|
|
회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해
|
|
메뉴펼치기
