|
논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 컴퓨터 내
|
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
논리회로를 전가산기 라고 한다.
따라서 전가산기는 3개의 입력을 갖는다.
전가산기의 진리표는 다음과 같다.
이 진리표의 s와 c를 각각 카르노 맵을 작성해보면 다음과 같다.
s의 카르노맵
c의 카르노맵
이 카르노맵을 이용하고 부울대수 정리
|
|
|
부울대수의 공리와 정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6.
|
|
|
부울 대수식은
③ ②의 결과식은 ①의 결과식을 정리함으로써도 유도된다.
- 즉, 카르노 맵의 에지에 있는 1들은 반대편 에지의 1들과 group 지을 수 있다.
Logic Circuit
간략화 후 OR-AND 회로, 또는 등가의 NOR-NOR 회로를 그림으로써 논리회로(logic cir
|
|
|
맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
☞ 부
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
다음과 같이 그린다.
간단한 3변수 K맵을 그린것이고 원으로 묶인것을 가지고 대수식을 세우게 된다. 다음 그림은 b'c +a'c 라는 결과를 가진다. Chapter 1. 관련 이론(Theoretical Background)
게이트란?
게이트의 종류
조합논리회로의 설계
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
논리회로의 기본적인 하드웨어 소자로, 두 개 이상의 입력단자와 1개의 출력단자를 가짐
기본 연산 : 논리곱(AND), 논리합(OR), 논리부정(NOT), 배타적논리합(택)
불 대수(Boolean al
|
|
메뉴펼치기
