|
간략화하면
= + +
(3) 위에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + +
|
|
|
-대학 물리학, 청문각 출판 1. 실험 제목
2. 실험 목적
3. 실험 순서
4. 실험에 사용된 원리 정리
1) 디지털 논리 회로인 and, or, not, xor게이트의 입출력 특성
2) 부울대수와 카르노 맵, 카르노 맵을 이용한 부울 함수의 간략화 방법
|
|
|
회로를 설계하고 Pspice 와 쿼터스의 시뮬레이션을 통해 일단 예상되는 결과를 도출해보았다. 그런 후에 작성한 회로와 보드의 동작이 그 결과와 일치함을 확인하였다.
7.Analysis
이번 실험들은 대체적으로 기본적인 논리소자들을 이용하고 간단
|
|
|
논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 논리작용의 기초
1. 목적
2. 참고 사항
3. 참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
회로를 설계하시오.
F(A,B,C) =
BC
A
00
01
11
10
0
0
1
3
2
1
4
5
7
6
EPI1 = = BC
EPI2 = = AC
EPI3 = = AB
F(A,B,C) = = EPI1 +EPI2 +EPI3 = BC + AC + AB
A
B
C V
3.3 다음의 논리함수들을 SOP와 POS의 형태로 간략화 하시오.
Input variable
Minterm
Maxterm
Output
a
b
c
Term
Designation
Term
Designati
|
|
|
회로
회로도 작성
시뮬레이션
AC전압 분배회로
시뮬레이션
Probe 사용법
DC Sweep
Parametric 해석
논리 회로 설계 및 실험
디지털 입력신호
시뮬레이션 설정
De-Morgan의 정리
디지털 입력
시뮬레이션 결과
NAND Gate를 이용한 등가회로
Exclusive
|
|
|
간략화하기 위한 카르노 맵의 이용
※ 우리가 원하는 임의의 논리 동작을 실현하기 위한 논리 회로를 설계하는 경우에 카르노 맵을 이용하여 부울 대수식을 단순화시키면 회로를 간략화 할 수 있다.
① 진리표 작성
② 카르노 맵으로 전환
③
|
|
|
간략화하면
= + +
(3) 위에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + +
|
|
|
눈으로 확인 한다. 또한 여러 법칙과 정리를 이용하여 식을 논리식을 자유자재로 다룰 수 있게 되고 회로를 간략화 하는 방법을 알 수 있다. 마지막으로 회로를 보고 간략화 하는 여러 방법을 익힐 수 있다. 1. 목적
2. 이론
3. 예비보고
|
|
|
회로는 게이트 수가 7개 이지만 IC 개수는 3개를 사용한다.
(b)의 회로는 게이트 수가 4개 이지만 IC 개수는 (a)회로와 마찬가지로 3개를 사용한다.
(b) 회로는 (a)회롤른 간략화 한 회로임을 알 수 있다.
(2) 다음 회로의 논리식을 쓰고 실험을 통하
|
|
메뉴펼치기
